Searched refs:sih (Results 1 - 25 of 84) sorted by relevance

1234

/netgear-R7000-V1.0.7.12_1.2.5/src/include/
H A Dhndpmu.h41 extern void si_pmu_init(si_t *sih, osl_t *osh);
42 extern void si_pmu_chip_init(si_t *sih, osl_t *osh);
43 extern void si_pmu_pll_init(si_t *sih, osl_t *osh, uint32 xtalfreq);
44 extern bool si_pmu_is_autoresetphyclk_disabled(si_t *sih, osl_t *osh);
45 extern void si_pmu_res_init(si_t *sih, osl_t *osh);
46 extern void si_pmu_swreg_init(si_t *sih, osl_t *osh);
47 extern uint32 si_pmu_force_ilp(si_t *sih, osl_t *osh, bool force);
48 extern void si_pmu_res_minmax_update(si_t *sih, osl_t *osh);
50 extern uint32 si_pmu_si_clock(si_t *sih, osl_t *osh); /* returns [Hz] units */
51 extern uint32 si_pmu_cpu_clock(si_t *sih, osl_
[all...]
H A Dhndgige.h24 extern void hndgige_init(si_t *sih, uint32 unit, bool *rgmii);
H A Dhndcpu.h30 extern uint si_irq(si_t *sih);
31 extern uint32 si_cpu_clock(si_t *sih);
32 extern uint32 si_mem_clock(si_t *sih);
33 extern void hnd_cpu_wait(si_t *sih);
35 extern void hnd_cpu_reset(si_t *sih);
37 extern void hnd_cpu_loadavg_timer(si_t *sih, uint32 val);
39 extern void hnd_cpu_deadman_timer(si_t *sih, uint32 val);
41 extern void si_router_coma(si_t *sih, int reset, int delay);
42 extern void si_dmc_phyctl(si_t *sih, uint32 phyctl_val);
43 extern uint32 si_arm_sflags(si_t *sih);
[all...]
H A Dsiutils.h80 * Many of the routines below take an 'sih' handle as their first arg.
82 * At any one time, the sih is logically focused on one particular si core
125 #define ISSIM_ENAB(sih) TRUE
127 #define ISSIM_ENAB(sih) FALSE
132 #define PMUCTL_ENAB(sih) (BCMPMUCTL)
134 #define PMUCTL_ENAB(sih) ((sih)->cccaps & CC_CAP_PMU)
137 #define AOB_ENAB(sih) ((sih)->ccrev >= 35 ? \
138 ((sih)
320 si_eci_init(si_t *sih) argument
324 si_seci_init(si_t *sih, uint8 use_seci) argument
325 si_gci_init(si_t *sih) argument
[all...]
H A Dhndpci.h25 extern int hndpci_read_config(si_t *sih, uint bus, uint dev, uint func,
27 extern int extpci_read_config(si_t *sih, uint bus, uint dev, uint func,
29 extern int hndpci_write_config(si_t *sih, uint bus, uint dev, uint func,
31 extern int extpci_write_config(si_t *sih, uint bus, uint dev, uint func,
33 extern uint8 hndpci_find_pci_capability(si_t *sih, uint bus, uint dev, uint func,
36 extern int hndpci_init(si_t *sih);
37 extern int hndpci_init_pci(si_t *sih, uint coreunit);
38 extern void hndpci_init_cores(si_t *sih);
39 extern void hndpci_arb_park(si_t *sih, uint parkid);
42 extern void hndpci_deinit(si_t *sih);
[all...]
H A Dhndchipc.h26 extern void si_serial_init(si_t *sih, si_serial_init_fn add);
28 extern void *hnd_jtagm_init(si_t *sih, uint clkd, bool exttap);
29 extern void hnd_jtagm_disable(si_t *sih, void *h);
30 extern uint32 jtag_scan(si_t *sih, void *h, uint irsz, uint32 ir0, uint32 ir1,
35 extern bool si_cc_register_isr(si_t *sih, cc_isr_fn isr, uint32 ccintmask, void *cbdata);
36 extern void si_cc_isr(si_t *sih, chipcregs_t *regs);
H A Dsflash.h36 extern int sflash_poll(si_t *sih, chipcregs_t *cc, uint offset);
37 extern int sflash_read(si_t *sih, chipcregs_t *cc,
39 extern int sflash_write(si_t *sih, chipcregs_t *cc,
41 extern int sflash_erase(si_t *sih, chipcregs_t *cc, uint offset);
42 extern int sflash_commit(si_t *sih, chipcregs_t *cc,
44 extern struct sflash *sflash_init(si_t *sih, chipcregs_t *cc);
H A Dspiflash.h41 extern int spiflash_open(si_t *sih, qspiregs_t *qspi);
42 extern int spiflash_read(si_t *sih, qspiregs_t *qspi,
44 extern int spiflash_write(si_t *sih, qspiregs_t *qspi,
46 extern int spiflash_erase(si_t *sih, qspiregs_t *qspi, uint offset);
47 extern int spiflash_commit(si_t *sih, qspiregs_t *qspi,
49 extern struct spiflash *spiflash_init(si_t *sih, qspiregs_t *qspi);
H A Dhndarm.h30 extern void si_arm_init(si_t *sih);
81 extern void arm_wfi(si_t *sih);
86 extern uint32 si_arm_sflags(si_t *sih);
90 #define BCMOVLHW_ENAB(sih) TRUE
92 extern int si_arm_ovl_remap(si_t *sih, void *virt, void *phys, uint size);
93 extern int si_arm_ovl_reset(si_t *sih);
94 extern bool si_arm_ovl_vaildaddr(si_t *sih, void *virt);
95 extern bool si_arm_ovl_isenab(si_t *sih);
96 extern bool si_arm_ovl_int(si_t *sih, uint32 pc);
98 #define BCMOVLHW_ENAB(sih) FALS
[all...]
H A Dbcmsrom.h27 extern int srom_var_init(si_t *sih, uint bus, void *curmap, osl_t *osh,
29 extern void srom_var_deinit(si_t *sih);
31 extern int srom_read(si_t *sih, uint bus, void *curmap, osl_t *osh,
35 extern int srom_write(si_t *sih, uint bus, void *curmap, osl_t *osh,
38 extern int srom_write_short(si_t *sih, uint bustype, void *curmap, osl_t *osh,
40 extern int srom_otp_cisrwvar(si_t *sih, osl_t *osh, char *vars, int *count);
41 extern int srom_otp_write_region_crc(si_t *sih, uint nbytes, uint16* buf16, bool write);
52 extern uint srom_size(si_t *sih, osl_t *osh);
H A Dbcmotp.h49 extern void* otp_init(si_t *sih);
51 extern int otp_read_region(si_t *sih, int region, uint16 *data, uint *wlen);
52 extern int otp_read_word(si_t *sih, uint wn, uint16 *data);
55 extern int otp_write_region(si_t *sih, int region, uint16 *data, uint wlen, uint flags);
56 extern int otp_write_word(si_t *sih, uint wn, uint16 data);
57 extern int otp_cis_append_region(si_t *sih, int region, char *vars, int count);
58 extern int otp_lock(si_t *sih);
/netgear-R7000-V1.0.7.12_1.2.5/src/shared/
H A Dsiutils.c85 static void si_sromvars_fixup_4331(si_t *sih, char *pvars);
89 static char *si_devpathvar(si_t *sih, char *var, int len, const char *name);
90 static char *si_pcie_devpathvar(si_t *sih, char *var, int len, const char *name);
94 void si_gci_chipctrl_overrides(osl_t *osh, si_t *sih, char *pvars);
98 static uint8 si_gci_gpio_wakemask(si_t *sih, uint8 gpio, uint8 mask, uint8 value);
99 static uint8 si_gci_gpio_intmask(si_t *sih, uint8 gpio, uint8 mask, uint8 value);
100 uint8 si_gci_gpio_status(si_t *sih, uint8 gci_gpio, uint8 mask, uint8 value);
104 static uint si_get_uart_clock(si_t *sih, osl_t *osh, chipcregs_t *cc);
211 si_ldo_war(si_t *sih, uint devid) argument
213 si_info_t *sii = SI_INFO(sih);
456 struct si_pub *sih = &sii->pub; local
583 si_sromvars_fixup_4331(si_t *sih, char *pvars) argument
651 si_swdenable(si_t *sih, uint32 swdflag) argument
684 si_muxenab(si_t *sih, uint32 w) argument
908 si_gci_direct(si_t *sih, uint offset, uint32 mask, uint32 val) argument
915 si_gci_indirect(si_t *sih, uint regidx, uint offset, uint32 mask, uint32 val) argument
923 si_gci_input(si_t *sih, uint reg) argument
930 si_gci_output(si_t *sih, uint reg, uint32 mask, uint32 val) argument
937 si_gci_int_enable(si_t *sih, bool enable) argument
947 si_gci_reset(si_t *sih) argument
963 si_gci_gpio_chipcontrol(si_t *sih, uint8 gci_gpio, uint8 opt) argument
978 si_gci_gpio_reg(si_t *sih, uint8 gci_gpio, uint8 mask, uint8 value, uint32 reg_offset) argument
1000 si_gci_enable_gpio(si_t *sih, uint8 gpio, uint32 mask, uint32 value) argument
1018 si_gci_host_wake_gpio_init(si_t *sih) argument
1044 si_gci_host_wake_gpio_enable(si_t *sih, uint8 gpio, bool state) argument
1059 si_gci_gpio_wakemask(si_t *sih, uint8 gpio, uint8 mask, uint8 value) argument
1067 si_gci_gpio_intmask(si_t *sih, uint8 gpio, uint8 mask, uint8 value) argument
1073 si_gci_gpio_status(si_t *sih, uint8 gpio, uint8 mask, uint8 value) argument
1079 si_gci_enable_gpioint(si_t *sih, bool enable) argument
1091 si_enable_device_wake(si_t *sih, uint8 *wake_mask, uint8 *cur_status) argument
1195 si_gci_gpioint_handler_unregister(si_t *sih, void *gci_i) argument
1232 si_gci_gpioint_handler_register(si_t *sih, uint8 gci_gpio, uint8 gpio_status, gci_gpio_handler_t cb, void *arg) argument
1279 si_gci_gpioint_handler_process(si_t *sih) argument
1319 si_gci_handler_process(si_t *sih) argument
1349 si_gci_seci_init(si_t *sih) argument
1410 si_ercx_init(si_t *sih, uint32 ltecx_mux) argument
1502 si_wci2_init(si_t *sih, uint baudrate, uint32 ltecx_mux) argument
1661 si_gci_uart_init(si_t *sih, osl_t *osh, uint8 seci_mode) argument
1674 si_gci_chipcontrol(si_t *sih, uint reg, uint32 mask, uint32 val) argument
1688 si_gci_chipstatus(si_t *sih, uint reg) argument
1735 si_gci_set_functionsel(si_t *sih, uint32 pin, uint8 fnsel) argument
1747 si_gci_get_functionsel(si_t *sih, uint32 pin) argument
1760 si_gci_clear_functionsel(si_t *sih, uint8 fnsel) argument
1771 si_gci_chipctrl_overrides(osl_t *osh, si_t *sih, char *pvars) argument
1808 struct si_pub *sih = &sii->pub; local
2286 si_detach(si_t *sih) argument
2328 si_osh(si_t *sih) argument
2337 si_setosh(si_t *sih, osl_t *osh) argument
2351 si_register_intr_callback(si_t *sih, void *intrsoff_fn, void *intrsrestore_fn, void *intrsenabled_fn, void *intr_arg) argument
2368 si_deregister_intr_callback(si_t *sih) argument
2379 si_intflag(si_t *sih) argument
2395 si_flag(si_t *sih) argument
2410 si_flag_alt(si_t *sih) argument
2421 si_setint(si_t *sih, int siflag) argument
2434 si_coreid(si_t *sih) argument
2443 si_coreidx(si_t *sih) argument
2453 si_coreunit(si_t *sih) argument
2478 si_corevendor(si_t *sih) argument
2493 si_backplane64(si_t *sih) argument
2499 si_corerev(si_t *sih) argument
2516 si_findcoreidx(si_t *sih, uint coreid, uint coreunit) argument
2538 si_corelist(si_t *sih, uint coreid[]) argument
2550 si_wrapperregs(si_t *sih) argument
2562 si_coreregs(si_t *sih) argument
2578 si_setcore(si_t *sih, uint coreid, uint coreunit) argument
2599 si_setcoreidx(si_t *sih, uint coreidx) argument
2615 si_switch_core(si_t *sih, uint coreid, uint *origidx, uint *intr_val) argument
2641 si_restore_core(si_t *sih, uint coreid, uint intr_val) argument
2654 si_numaddrspaces(si_t *sih) argument
2669 si_addrspace(si_t *sih, uint asidx) argument
2684 si_addrspacesize(si_t *sih, uint asidx) argument
2699 si_coreaddrspaceX(si_t *sih, uint asidx, uint32 *addr, uint32 *size) argument
2709 si_core_cflags(si_t *sih, uint32 mask, uint32 val) argument
2724 si_core_cflags_wo(si_t *sih, uint32 mask, uint32 val) argument
2737 si_core_sflags(si_t *sih, uint32 mask, uint32 val) argument
2752 si_iscoreup(si_t *sih) argument
2767 si_wrapperreg(si_t *sih, uint32 offset, uint32 mask, uint32 val) argument
2776 si_corereg(si_t *sih, uint coreidx, uint regoff, uint mask, uint val) argument
2805 si_pmu_corereg(si_t *sih, uint32 idx, uint regoff, uint mask, uint val) argument
2832 si_corereg_addr(si_t *sih, uint coreidx, uint regoff) argument
2844 si_core_disable(si_t *sih, uint32 bits) argument
2855 si_core_reset(si_t *sih, uint32 bits, uint32 resetbits) argument
2867 si_corebist(si_t *sih) argument
2993 si_chip_hostif(si_t *sih) argument
3062 si_read_pmu_autopll(si_t *sih) argument
3070 si_clock(si_t *sih) argument
3122 si_ns_alp_clock(si_t *sih) argument
3164 si_alp_clock(si_t *sih) argument
3177 si_ilp_clock(si_t *sih) argument
3187 si_watchdog(si_t *sih, uint ticks) argument
3236 si_watchdog_ms(si_t *sih, uint32 ms) argument
3247 si_taclear(si_t *sih, bool details) argument
3266 si_d11_devid(si_t *sih) argument
3313 si_corepciid(si_t *sih, uint func, uint16 *pcivendor, uint16 *pcidevice, uint8 *pciclass, uint8 *pcisubclass, uint8 *pciprogif, uint8 *pciheader) argument
3467 si_dumpregs(si_t *sih, struct bcmstrbuf *b) argument
3580 si_clkctl_init(si_t *sih) argument
3615 si_clkctl_fast_pwrup_delay(si_t *sih) argument
3661 si_clkctl_xtal(si_t *sih, uint what, bool on) argument
3744 si_clkctl_cc(si_t *sih, uint mode) argument
3865 si_devpath(si_t *sih, char *path, int size) argument
3906 si_devpath_pcie(si_t *sih, char *path, int size) argument
3923 si_coded_devpathvar(si_t *sih, char *varname, int var_len, const char *name) argument
3978 si_getdevpathvar(si_t *sih, const char *name) argument
4003 si_getdevpathintvar(si_t *sih, const char *name) argument
4032 si_getnvramflvar(si_t *sih, const char *name) argument
4045 si_devpathvar(si_t *sih, char *var, int len, const char *name) argument
4065 si_pcie_devpathvar(si_t *sih, char *var, int len, const char *name) argument
4085 si_ccreg(si_t *sih, uint32 offset, uint32 mask, uint32 val) argument
4104 si_dump_pmu(si_t *sih, void *arg) argument
4151 si_pmu_keep_on(si_t *sih, int32 int_val) argument
4174 si_pmu_keep_on_get(si_t *sih) argument
4199 si_power_island_set(si_t *sih, uint32 int_val) argument
4233 si_power_island_get(si_t *sih) argument
4260 si_pciereg(si_t *sih, uint32 offset, uint32 mask, uint32 val, uint type) argument
4275 si_pcieserdesreg(si_t *sih, uint32 mdioslave, uint32 offset, uint32 mask, uint32 val) argument
4309 si_pci_pmeen(si_t *sih) argument
4316 si_pci_pmestat(si_t *sih) argument
4323 si_pci_pmeclr(si_t *sih) argument
4329 si_pci_pmestatclr(si_t *sih) argument
4336 si_pcmcia_init(si_t *sih) argument
4350 si_pci_war16165(si_t *sih) argument
4364 si_pcie_war_ovr_update(si_t *sih, uint8 aspm) argument
4375 si_pcie_power_save_enable(si_t *sih, bool enable) argument
4386 si_pcie_set_maxpayload_size(si_t *sih, uint16 size) argument
4397 si_pcie_get_maxpayload_size(si_t *sih) argument
4408 si_pcie_set_request_size(si_t *sih, uint16 size) argument
4419 si_pcie_get_request_size(si_t *sih) argument
4431 si_pcie_get_ssid(si_t *sih) argument
4442 si_pcie_get_bar0(si_t *sih) argument
4453 si_pcie_configspace_cache(si_t *sih) argument
4464 si_pcie_configspace_restore(si_t *sih) argument
4475 si_pcie_configspace_get(si_t *sih, uint8 *buf, uint size) argument
4487 si_chippkg_set(si_t *sih, uint val) argument
4495 si_pcie_hw_L1SS_war(si_t *sih) argument
4504 si_pci_up(si_t *sih) argument
4528 si_pci_sleep(si_t *sih) argument
4537 si_pci_down(si_t *sih) argument
4557 si_pci_setup(si_t *sih, uint coremask) argument
4614 si_pcieclkreq(si_t *sih, uint32 mask, uint32 val) argument
4625 si_pcielcreg(si_t *sih, uint32 mask, uint32 val) argument
4636 si_pcieltrenable(si_t *sih, uint32 mask, uint32 val) argument
4647 si_pcieobffenable(si_t *sih, uint32 mask, uint32 val) argument
4660 si_pcieltr_reg(si_t *sih, uint32 reg, uint32 mask, uint32 val) argument
4671 si_pcieltrspacing_reg(si_t *sih, uint32 mask, uint32 val) argument
4682 si_pcieltrhysteresiscnt_reg(si_t *sih, uint32 mask, uint32 val) argument
4693 si_pcie_set_error_injection(si_t *sih, uint32 mode) argument
4704 si_pcie_set_L1substate(si_t *sih, uint32 substate) argument
4715 si_pcie_get_L1substate(si_t *sih) argument
4729 si_pcie_readreg(void *sih, uint addrtype, uint offset) argument
4737 si_pcie_writereg(void *sih, uint addrtype, uint offset, uint val) argument
4751 si_pci_fixcfg(si_t *sih) argument
4804 si_dump_pcieinfo(si_t *sih, struct bcmstrbuf *b) argument
4819 si_gpiosetcore(si_t *sih) argument
4831 si_gpiocontrol(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
4853 si_gpioouten(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
4875 si_gpioout(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
4897 si_gpioreserve(si_t *sih, uint32 gpio_bitmask, uint8 priority) argument
4928 si_gpiorelease(si_t *sih, uint32 gpio_bitmask, uint8 priority) argument
4955 si_gpioin(si_t *sih) argument
4965 si_gpiointpolarity(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
4982 si_gpiointmask(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
4999 si_gpioled(si_t *sih, uint32 mask, uint32 val) argument
5010 si_gpiotimerval(si_t *sih, uint32 mask, uint32 gpiotimerval) argument
5020 si_gpiopull(si_t *sih, bool updown, uint32 mask, uint32 val) argument
5032 si_gpioevent(si_t *sih, uint regtype, uint32 mask, uint32 val) argument
5052 si_gpio_handler_register(si_t *sih, uint32 event, bool level, gpio_handler_t cb, void *arg) argument
5081 si_gpio_handler_unregister(si_t *sih, void *gpioh) argument
5113 si_gpio_handler_process(si_t *sih) argument
5137 si_gpio_int_enable(si_t *sih, bool enable) argument
5165 si_socdevram(si_t *sih, bool set, uint8 *enable, uint8 *protect, uint8 *remap) argument
5238 si_socdevram_remap_isenb(si_t *sih) argument
5289 si_socdevram_pkg(si_t *sih) argument
5298 si_socdevram_size(si_t *sih) argument
5344 si_socdevram_remap_size(si_t *sih) argument
5409 si_socram_size(si_t *sih) argument
5472 si_tcm_size(si_t *sih) argument
5534 si_has_flops(si_t *sih) argument
5552 si_socram_srmem_size(si_t *sih) argument
5613 si_query_FMDisabled_from_OTP(si_t *sih, uint16 *FMDisabled) argument
5651 si_eci(si_t *sih) argument
5657 si_seci(si_t *sih) argument
5663 si_gci(si_t *sih) argument
5670 si_eci_init(si_t *sih) argument
5741 si_eci_notify_bt(si_t *sih, uint32 mask, uint32 val, bool interrupt) argument
5795 si_seci_clkreq(si_t *sih, bool enable) argument
5829 si_seci_down(si_t *sih) argument
5879 si_seci_upd(si_t *sih, bool enable) argument
5944 si_seci_init(si_t *sih, uint8 seci_mode) argument
6099 si_gci_init(si_t *sih) argument
6129 si_btcgpiowar(si_t *sih) argument
6161 si_chipcontrl_btshd0_4331(si_t *sih, bool on) argument
6194 si_chipcontrl_restore(si_t *sih, uint32 val) argument
6206 si_chipcontrl_read(si_t *sih) argument
6220 si_chipcontrl_epa4331(si_t *sih, bool on) argument
6254 si_chipcontrl_srom4360(si_t *sih, bool on) argument
6279 si_chipcontrl_epa4331_wowl(si_t *sih, bool enter_wowl) argument
6313 si_pll_reset(si_t *sih) argument
6328 si_epa_4313war(si_t *sih) argument
6344 si_clk_pmu_htavail_set(si_t *sih, bool set_clear) argument
6353 si_pmu_synth_pwrsw_4313_war(si_t *sih) argument
6362 si_btcombo_p250_4313_war(si_t *sih) argument
6378 si_btc_enable_chipcontrol(si_t *sih) argument
6393 si_btcombo_43228_war(si_t *sih) argument
6409 si_deviceremoved(si_t *sih) argument
6425 si_is_sprom_available(si_t *sih) argument
6510 si_is_otp_disabled(si_t *sih) argument
6580 si_is_otp_powered(si_t *sih) argument
6588 si_otp_power(si_t *sih, bool on, uint32* min_res_mask) argument
6597 si_is_sprom_enabled(si_t *sih) argument
6609 si_sprom_enable(si_t *sih, bool enable) argument
6620 si_cis_source(si_t *sih) argument
6754 si_otp_fabid(si_t *sih, uint16 *fabid, bool rw) argument
6802 si_fabid(si_t *sih) argument
6854 si_get_sromctl(si_t *sih) argument
6871 si_set_sromctl(si_t *sih, uint32 value) argument
6893 si_core_wrapperreg(si_t *sih, uint32 coreidx, uint32 offset, uint32 mask, uint32 val) argument
6918 si_update_masks(si_t *sih) argument
6974 si_force_islanding(si_t *sih, bool enable) argument
7005 si_pmu_res_req_timer_clr(si_t *sih) argument
7021 si_pmu_rfldo(si_t *sih, bool on) argument
7040 si_pcie_set_ctrlreg(si_t *sih, uint32 mask, uint32 val) argument
7055 si_pcie_survive_perst(si_t *sih, uint32 mask, uint32 val) argument
7068 si_watchdog_reset(si_t *sih) argument
7083 si_survive_perst_war(si_t *sih, bool reset, uint32 sperst_mask, uint32 sperst_val) argument
7117 si_pcie_ltr_war(si_t *sih) argument
7126 si_pcie_hw_LTR_war(si_t *sih) argument
7135 si_pciedev_reg_pm_clk_period(si_t *sih) argument
7144 si_pciedev_crwlpciegen2(si_t *sih) argument
7153 si_pcie_prep_D3(si_t *sih, bool enter_D3) argument
7163 si_corereg_ifup(si_t *sih, uint core_id, uint regoff, uint mask, uint val) argument
7191 si_lowpwr_opt(si_t *sih) argument
7342 si_clear_backplane_to(si_t *sih) argument
7352 si_get_uart_clock(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
7416 si_serial_baudrate_set(si_t *sih, void* serialconf) argument
7516 si_serial_baudrate_get(si_t *sih, void* param, void* arg) argument
[all...]
H A Dhndpmu.c72 static void si_pmu0_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal);
73 static void si_pmu1_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal);
74 static void si_pmu1_pllinit1(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal);
75 static void si_pmu2_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal);
76 static void si_pmu_pll_off(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 *min_mask,
78 static void si_pmu_pll_off_isdone(si_t *sih, osl_t *osh, chipcregs_t *cc);
79 static void si_pmu_pll_on(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 min_mask,
81 void si_pmu_otp_pllcontrol(si_t *sih, osl_t *osh);
82 void si_pmu_otp_regcontrol(si_t *sih, osl_t *osh);
83 void si_pmu_otp_chipcontrol(si_t *sih, osl_
137 si_pmu_chipcontrol(si_t *sih, uint reg, uint32 mask, uint32 val) argument
145 si_pmu_regcontrol(si_t *sih, uint reg, uint32 mask, uint32 val) argument
153 si_pmu_pllcontrol(si_t *sih, uint reg, uint32 mask, uint32 val) argument
171 si_pmu_pllupd(si_t *sih) argument
221 si_pmu_get_rsc_positions(si_t *sih) argument
316 si_pmu_pllreset(si_t *sih) argument
364 si_pmu_otp_pllcontrol(si_t *sih, osl_t *osh) argument
396 si_pmu_otp_regcontrol(si_t *sih, osl_t *osh) argument
427 si_pmu_otp_chipcontrol(si_t *sih, osl_t *osh) argument
453 si_pmu_set_switcher_voltage(si_t *sih, osl_t *osh, uint8 bb_voltage, uint8 rf_voltage) argument
471 si_pmu_set_ldo_voltage(si_t *sih, osl_t *osh, uint8 ldo, uint8 voltage) argument
728 si_pmu_paref_ldo_enable(si_t *sih, osl_t *osh, bool enable) argument
761 si_pmu_fast_pwrup_delay(si_t *sih, osl_t *osh) argument
869 si_pmu_force_ilp(si_t *sih, osl_t *osh, bool force) argument
2190 si_pmu_res_depfltr_bb(si_t *sih) argument
2197 si_pmu_res_depfltr_ncb(si_t *sih) argument
2206 si_pmu_res_depfltr_paldo(si_t *sih) argument
2213 si_pmu_res_depfltr_npaldo(si_t *sih) argument
2226 si_pmu_res_masks(si_t *sih, uint32 *pmin, uint32 *pmax) argument
2621 si_pmu_resdeptbl_upd(si_t *sih, osl_t *osh, const pmu_res_depend_t *restable, uint tablesz) argument
2672 si_pmu_res_init(si_t *sih, osl_t *osh) argument
3159 si_pmu0_sbclk4328(si_t *sih, int freq) argument
3207 si_pmu0_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
3305 si_pmu0_alpclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
3324 si_pmu0_cpuclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
3799 si_pmu1_xtaltab0(si_t *sih) argument
3849 si_pmu1_xtaldef0(si_t *sih) argument
3915 si_pmu1_pllfvco0(si_t *sih) argument
3976 si_pmu1_alpclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4001 si_pmu_htclk_mask(si_t *sih) argument
4044 si_pmu_minresmask_htavail_set(si_t *sih, osl_t *osh, bool set_clear) argument
4061 si_pll_minresmask_reset(si_t *sih, osl_t *osh) argument
4088 si_pmu_def_alp_clock(si_t *sih, osl_t *osh) argument
4131 si_pmu_pllctrlreg_update(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal, uint8 spur_mode, const pllctrl_data_t *pllctrlreg_update, uint32 array_size, const uint32 *pllctrlreg_val) argument
4170 si_pmu_set_4345_pllcontrol_regs(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
4295 si_pmu_update_pllcontrol(si_t *sih, osl_t *osh, uint32 xtal, bool update_required) argument
4593 si_pmu_get_pmutimer(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4608 si_pmu_get_pmutime_diff(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 *prev) argument
4632 si_pmu_wait_for_res_pending(si_t *sih, osl_t *osh, chipcregs_t *cc, uint usec, bool cond, uint32 *elapsed_time) argument
4682 si_pmu_wait_for_steady_state(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4731 si_pmu_pll_off(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 *min_mask, uint32 *max_mask, uint32 *clk_ctl_st) argument
4776 si_pmu_pll_off_PARR(si_t *sih, osl_t *osh, uint32 *min_mask, uint32 *max_mask, uint32 *clk_ctl_st) argument
4823 si_pmu_pll_off_isdone(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4839 si_pmu_pll_on(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 min_mask_mask, uint32 max_mask_mask, uint32 clk_ctl_st_mask) argument
4875 si_pmu2_xtaldef0(si_t *sih) argument
4908 si_pmu2_xtaltab0(si_t *sih) argument
4934 si_pmu2_pll_vars_init(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4987 si_pmu2_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
5071 si_pmu2_cpuclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
5109 si_pmu2_alpclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
5148 si_pmu1_pllinit1(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
5208 si_pmu1_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
5456 si_pmu1_cpuclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
5564 si_mac_clk(si_t *sih, osl_t *osh) argument
5601 si_pmu_fvco_pllreg(si_t *sih, uint32 *fvco, uint32 *pllreg) argument
5644 si_pmu_is_autoresetphyclk_disabled(si_t *sih, osl_t *osh) argument
5663 si_pmu_switch_on_PARLDO(si_t *sih, osl_t *osh) argument
5684 si_set_bb_vcofreq_frac(si_t *sih, osl_t *osh, int vcofreq, int frac, int xtalfreq) argument
5755 si_pmu_get_bb_vcofreq(si_t *sih, osl_t *osh, int xtalfreq) argument
5813 si_pmu_enb_slow_clk(si_t *sih, osl_t *osh, uint32 xtalfreq) argument
5842 si_pmu_pll_init(si_t *sih, osl_t *osh, uint xtalfreq) argument
5994 si_pmu_alp_clock(si_t *sih, osl_t *osh) argument
6111 si_pmu5_clock(si_t *sih, osl_t *osh, chipcregs_t *cc, uint pll0, uint m) argument
6163 si_4706_pmu_clock(si_t *sih, osl_t *osh, chipcregs_t *cc, uint pll0, uint m) argument
6201 si_pmu_si_clock(si_t *sih, osl_t *osh) argument
6328 si_pmu_cpu_clock(si_t *sih, osl_t *osh) argument
6410 si_pmu_mem_clock(si_t *sih, osl_t *osh) argument
6500 si_pmu_ilp_clock(si_t *sih, osl_t *osh) argument
6630 si_sdiod_drive_strength_init(si_t *sih, osl_t *osh, uint32 drivestrength) argument
6729 si_pmu_init(si_t *sih, osl_t *osh) argument
6780 si_pmu_res_uptime(si_t *sih, osl_t *osh, chipcregs_t *cc, uint8 rsrc) argument
6829 si_pmu_res_deps(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 rsrcs, bool all) argument
6850 si_pmu_otp_power(si_t *sih, osl_t *osh, bool on, uint32* min_res_mask) argument
6988 si_pmu_rcal(si_t *sih, osl_t *osh) argument
7132 si_pmu_spuravoid(si_t *sih, osl_t *osh, uint8 spuravoid) argument
7189 si_pmu_spuravoid_isdone(si_t *sih, osl_t *osh, uint32 min_res_mask, uint32 max_res_mask, uint32 clk_ctl_st, uint8 spuravoid) argument
7275 si_pmu_pllctrl_spurupdate(si_t *sih, osl_t *osh, chipcregs_t *cc, uint8 spuravoid, const pllctrl_spuravoid_t *pllctrl_spur, uint32 array_size) argument
7288 si_pmu_spuravoid_pllupdate(si_t *sih, chipcregs_t *cc, osl_t *osh, uint8 spuravoid) argument
7725 si_pmu_cal_fvco(si_t *sih, osl_t *osh) argument
7785 si_pmu_gband_spurwar(si_t *sih, osl_t *osh) argument
7857 si_pmu_is_otp_powered(si_t *sih, osl_t *osh) argument
7936 si_pmu_sprom_enable(si_t *sih, osl_t *osh, bool enable) argument
7963 si_pmu_is_sprom_enabled(si_t *sih, osl_t *osh) argument
7991 si_pmu_set_lpoclk(si_t *sih, osl_t *osh) argument
8124 si_pmu_chip_init(si_t *sih, osl_t *osh) argument
8269 si_pmu_slow_clk_reinit(si_t *sih, osl_t *osh) argument
8356 si_pmu_swreg_init(si_t *sih, osl_t *osh) argument
8550 si_pmu_radio_enable(si_t *sih, bool enable) argument
8593 si_pmu_waitforclk_on_backplane(si_t *sih, osl_t *osh, uint32 clk, uint32 delay_val) argument
8610 si_pmu_measure_alpclk(si_t *sih, osl_t *osh) argument
8655 si_pmu_set_4330_plldivs(si_t *sih, uint8 dacrate) argument
8690 si_pmu_cbuckout_to_vreg_ctrl(si_t *sih, uint16 cbuck_mv) argument
8703 si_pmu_res_minmax_update(si_t *sih, osl_t *osh) argument
[all...]
H A Dhndsoc.c37 si_t *sih = (si_t *)socp; local
45 origidx = si_coreidx(sih);
48 if (sih->ccrev == 42) {
49 if (si_setcore(sih, NS_ROM_CORE_ID, 0) != NULL) {
50 option = si_core_sflags(sih, 0, 0) & SISF_NS_BOOTDEV_MASK;
67 if (sih->ccrev == 38) {
68 if ((sih->chipst & (1 << 4)) != 0) {
72 else if ((sih->chipst & (1 << 5)) != 0) {
79 if ((cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_IDX))) {
89 si_setcoreidx(sih, origid
98 si_t *sih = (si_t *)socp; local
[all...]
H A Dhndgige.c37 hndgige_init(si_t *sih, uint32 unit, bool *rgmii) argument
50 ASSERT(sih);
53 idx = si_coreidx(sih);
56 regs = si_setcore(sih, GIGETH_CORE_ID, unit);
59 osh = si_osh(sih);
66 if (!si_iscoreup(sih))
67 si_core_reset(sih, 0, 0);
73 base = si_addrspace(sih, 1);
129 si_setcoreidx(sih, idx);
H A Dsromstubs.c32 srom_var_init(si_t *sih, uint bus, void *curmap, osl_t *osh, char **vars, uint *count) argument
38 srom_read(si_t *sih, uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf, argument
45 srom_write(si_t *sih, uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf) argument
51 srom_var_deinit(si_t *sih) argument
56 srom_otp_write_region_crc(si_t *sih, uint nbytes, uint16* buf16, bool write) argument
H A Dsiutils_priv.h119 #define SI_INFO(sih) ((si_info_t *)(uintptr)sih)
187 extern void sb_scan(si_t *sih, void *regs, uint devid);
188 extern uint sb_coreid(si_t *sih);
189 extern uint sb_intflag(si_t *sih);
190 extern uint sb_flag(si_t *sih);
191 extern void sb_setint(si_t *sih, int siflag);
192 extern uint sb_corevendor(si_t *sih);
193 extern uint sb_corerev(si_t *sih);
194 extern uint sb_corereg(si_t *sih, uin
[all...]
H A Dnvramstubs.c34 nvram_init(void *sih) argument
41 devinfo_nvram_init(void *sih) argument
54 nvram_exit(void *sih) argument
H A Dhndpci.c161 config_cmd(si_t *sih, uint coreunit, uint bus, uint dev, uint func, uint off) argument
172 osh = si_osh(sih);
174 coreidx = si_coreidx(sih);
175 pci = (sbpciregs_t *)si_setcore(sih, PCI_CORE_ID, coreunit);
182 pcie = (sbpcieregs_t *)si_setcore(sih, PCIE_CORE_ID, coreunit);
188 (pcie_readreg(sih, pcie, PCIE_PCIEREGS,
192 si_setcoreidx(sih, coreidx);
229 si_setcoreidx(sih, coreidx);
245 si_pcihb_read_config(si_t *sih, uint coreunit, uint bus, uint dev, uint func, argument
260 osh = si_osh(sih);
297 extpci_read_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
345 extpci_write_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
446 si_pcid_read_config(si_t *sih, uint coreidx, si_pci_cfg_t *cfg, uint off, uint len) argument
479 si_pcid_write_config(si_t *sih, uint coreidx, si_pci_cfg_t *cfg, uint off, uint len) argument
515 si_read_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
547 si_write_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
611 hndpci_read_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
620 hndpci_write_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
637 hndpci_find_pci_capability(si_t *sih, uint bus, uint dev, uint func, uint8 req_cap_id, uchar *buf, uint32 *buflen) argument
702 hndpci_init_pci(si_t *sih, uint coreunit) argument
953 hndpci_arb_park(si_t *sih, uint parkid) argument
995 hndpci_deinit_pci(si_t *sih, uint coreunit) argument
1028 hndpci_deinit(si_t *sih) argument
1040 hndpci_init_regions(si_t *sih, uint func, pci_config_regs *cfg, si_bar_cfg_t *bar) argument
1092 hndpci_init_cores(si_t *sih) argument
1215 hndpci_init(si_t *sih) argument
[all...]
H A Dhndsflash.c34 hndsflash_t *ccsflash_init(si_t *sih);
35 hndsflash_t *spiflash_init(si_t *sih);
39 hndsflash_init(si_t *sih) argument
43 ASSERT(sih);
50 origidx = si_coreidx(sih);
54 hndsflash = ccsflash_init(sih);
58 hndsflash = spiflash_init(sih);
61 si_setcoreidx(sih, origidx);
H A Dnicpci.c44 si_t *sih; /* System interconnect handle */ member in struct:__anon20352
95 #define PCIE_GEN1(sih) ((BUSTYPE((sih)->bustype) == PCI_BUS) && \
96 ((sih)->buscoretype == PCIE_CORE_ID))
97 #define PCIE_GEN2(sih) ((BUSTYPE((sih)->bustype) == PCI_BUS) && \
98 ((sih)->buscoretype == PCIE2_CORE_ID))
99 #define PCIE(sih) (PCIE_GEN1(sih) || PCIE_GEN2(sih))
142 pcicore_init(si_t *sih, osl_t *osh, void *regs) argument
262 pcie_readreg(si_t *sih, sbpcieregs_t *pcieregs, uint addrtype, uint offset) argument
296 pcie_writereg(si_t *sih, sbpcieregs_t *pcieregs, uint addrtype, uint offset, uint val) argument
699 si_t *sih = pi->sih; local
723 si_t *sih = pi->sih; local
747 si_t *sih = pi->sih; local
767 si_t *sih = pi->sih; local
835 si_t *sih = pi->sih; local
953 si_t *sih = pi->sih; local
1016 si_t *sih = pi->sih; local
1054 si_t *sih = pi->sih; local
1096 si_t *sih = pi->sih; local
1137 si_t *sih = pi->sih; local
1187 si_t *sih = pi->sih; local
1215 si_t *sih = pi->sih; local
1229 si_t *sih = pi->sih; local
1241 si_t *sih = pi->sih; local
1272 si_t *sih = pi->sih; local
1322 si_t *sih; local
1415 si_t *sih = pi->sih; local
1428 si_t *sih = pi->sih; local
1449 si_t *sih = pi->sih; local
1467 si_t *sih = pi->sih; local
1500 si_t *sih = pi->sih; local
1523 si_t *sih = pi->sih; local
2131 si_t *sih = pi->sih; local
[all...]
H A Dnflash.c51 static int nflash_poll(si_t *sih, chipcregs_t *cc);
52 static int nflash_readst(si_t *sih, chipcregs_t *cc, uint8 *status);
53 static int nflash_readoob(si_t *sih, chipcregs_t *cc, uint64 offset, uint len, uchar *buf);
54 static int nflash_writeoob(si_t *sih, chipcregs_t *cc, uint64 offset, uint len, uchar *buf);
56 hndnand_t *nflash_init(si_t *sih);
68 si_t *sih = nfl->sih; local
70 if (sih->ccrev == 38) {
72 if ((sih->chipst & (1 << 4)) != 0)
76 si_pmu_chipcontrol(sih,
157 nflash_init(si_t *sih) argument
415 si_t *sih = nfl->sih; local
496 nflash_poll(si_t *sih, chipcregs_t *cc) argument
535 si_t *sih = nfl->sih; local
650 si_t *sih = nfl->sih; local
715 si_t *sih = nfl->sih; local
784 si_t *sih = nfl->sih; local
869 nflash_readst(si_t *sih, chipcregs_t *cc, uint8 *status) argument
911 nflash_readoob(si_t *sih, chipcregs_t *cc, uint64 offset, uint len, uchar *buf) argument
969 nflash_writeoob(si_t *sih, chipcregs_t *cc, uint64 offset, uint len, uchar *buf) argument
[all...]
H A Dpcie_core.c41 void pcie_watchdog_reset(osl_t *osh, si_t *sih, sbpcieregs_t *sbpcieregs) argument
50 uint32 origidx = si_coreidx(sih);
58 si_setcore(sih, PCIE2_CORE_ID, 0);
59 si_corereg(sih, SI_CC_IDX, OFFSETOF(chipcregs_t, watchdog), ~0, 4);
76 si_setcoreidx(sih, origidx);
H A Dhndarm_ca9.c75 BCMINITFN(si_irq)(si_t *sih) argument
85 BCMATTACHFN(si_arm_init)(si_t *sih) argument
91 BCMINITFN(si_cpu_clock)(si_t *sih) argument
95 osh = si_osh(sih);
97 if (BCM4707_CHIP(CHIPID(sih->chip))) {
110 return si_clock(sih);
114 BCMINITFN(si_mem_clock)(si_t *sih) argument
121 osh = si_osh(sih);
123 if (BCM4707_CHIP(CHIPID(sih->chip))) {
124 chipcb = si_setcore(sih, NS_CCB_CORE_I
143 si_arm_setclock(si_t *sih, uint32 armclock, uint32 ddrclock, uint32 axiclock) argument
261 si_mem_setclock(si_t *sih, uint32 ddrclock) argument
302 hnd_cpu_reset(si_t *sih) argument
[all...]
/netgear-R7000-V1.0.7.12_1.2.5/components/opensource/linux/linux-2.6.36/drivers/mfd/
H A Dtwl4030-irq.c66 struct sih { struct
88 static const struct sih *sih_modules;
118 static const struct sih sih_modules_twl4030[6] = {
177 static const struct sih sih_modules_twl5031[8] = {
377 const struct sih *sih; local
390 sih = sih_modules;
391 for (i = 0; i < nr_sih_modules; i++, sih++) {
394 if (!sih->bytes_ixr)
398 if (sih
483 const struct sih *sih; member in struct:sih_agent
496 const struct sih *sih; local
529 const struct sih *sih; local
602 struct sih_agent *sih = get_irq_chip_data(irq); local
614 struct sih_agent *sih = get_irq_chip_data(irq); local
626 struct sih_agent *sih = get_irq_chip_data(irq); local
658 sih_read_isr(const struct sih *sih) argument
681 const struct sih *sih = agent->sih; local
717 const struct sih *sih = NULL; local
[all...]

Completed in 128 milliseconds

1234