Lines Matching refs:sih
80 * Many of the routines below take an 'sih' handle as their first arg.
82 * At any one time, the sih is logically focused on one particular si core
125 #define ISSIM_ENAB(sih) TRUE
127 #define ISSIM_ENAB(sih) FALSE
132 #define PMUCTL_ENAB(sih) (BCMPMUCTL)
134 #define PMUCTL_ENAB(sih) ((sih)->cccaps & CC_CAP_PMU)
137 #define AOB_ENAB(sih) ((sih)->ccrev >= 35 ? \
138 ((sih)->cccaps_ext & CC_CAP_EXT_AOB_PRESENT) : 0)
142 #define CCCTL_ENAB(sih) (0)
143 #define CCPLL_ENAB(sih) (0)
145 #define CCCTL_ENAB(sih) ((sih)->cccaps & CC_CAP_PWR_CTL)
146 #define CCPLL_ENAB(sih) ((sih)->cccaps & CC_CAP_PLL_MASK)
183 extern void si_detach(si_t *sih);
184 extern bool si_pci_war16165(si_t *sih);
186 extern uint si_corelist(si_t *sih, uint coreid[]);
187 extern uint si_coreid(si_t *sih);
188 extern uint si_flag(si_t *sih);
189 extern uint si_flag_alt(si_t *sih);
190 extern uint si_intflag(si_t *sih);
191 extern uint si_coreidx(si_t *sih);
192 extern uint si_coreunit(si_t *sih);
193 extern uint si_corevendor(si_t *sih);
194 extern uint si_corerev(si_t *sih);
195 extern void *si_osh(si_t *sih);
196 extern void si_setosh(si_t *sih, osl_t *osh);
197 extern uint si_corereg(si_t *sih, uint coreidx, uint regoff, uint mask, uint val);
198 extern uint si_pmu_corereg(si_t *sih, uint32 idx, uint regoff, uint mask, uint val);
199 extern uint32 *si_corereg_addr(si_t *sih, uint coreidx, uint regoff);
200 extern void *si_coreregs(si_t *sih);
201 extern uint si_wrapperreg(si_t *sih, uint32 offset, uint32 mask, uint32 val);
202 extern uint si_core_wrapperreg(si_t *sih, uint32 coreidx, uint32 offset, uint32 mask, uint32 val);
203 extern void *si_wrapperregs(si_t *sih);
204 extern uint32 si_core_cflags(si_t *sih, uint32 mask, uint32 val);
205 extern void si_core_cflags_wo(si_t *sih, uint32 mask, uint32 val);
206 extern uint32 si_core_sflags(si_t *sih, uint32 mask, uint32 val);
208 extern bool wlc_bmac_iscoreup(si_t *sih);
209 #define si_iscoreup(sih) wlc_bmac_iscoreup(sih)
211 extern bool si_iscoreup(si_t *sih);
213 extern uint si_findcoreidx(si_t *sih, uint coreid, uint coreunit);
214 extern void *si_setcoreidx(si_t *sih, uint coreidx);
215 extern void *si_setcore(si_t *sih, uint coreid, uint coreunit);
217 extern uint si_corereg_ifup(si_t *sih, uint core_id, uint regoff, uint mask, uint val);
218 extern void si_lowpwr_opt(si_t *sih);
220 extern void *si_switch_core(si_t *sih, uint coreid, uint *origidx, uint *intr_val);
221 extern void si_restore_core(si_t *sih, uint coreid, uint intr_val);
222 extern int si_numaddrspaces(si_t *sih);
223 extern uint32 si_addrspace(si_t *sih, uint asidx);
224 extern uint32 si_addrspacesize(si_t *sih, uint asidx);
225 extern void si_coreaddrspaceX(si_t *sih, uint asidx, uint32 *addr, uint32 *size);
226 extern int si_corebist(si_t *sih);
227 extern void si_core_reset(si_t *sih, uint32 bits, uint32 resetbits);
228 extern void si_core_disable(si_t *sih, uint32 bits);
230 extern uint si_chip_hostif(si_t *sih);
231 extern bool si_read_pmu_autopll(si_t *sih);
232 extern uint32 si_clock(si_t *sih);
233 extern uint32 si_alp_clock(si_t *sih); /* returns [Hz] units */
234 extern uint32 si_ilp_clock(si_t *sih); /* returns [Hz] units */
235 extern void si_pci_setup(si_t *sih, uint coremask);
236 extern void si_pcmcia_init(si_t *sih);
237 extern void si_setint(si_t *sih, int siflag);
238 extern bool si_backplane64(si_t *sih);
239 extern void si_register_intr_callback(si_t *sih, void *intrsoff_fn, void *intrsrestore_fn,
241 extern void si_deregister_intr_callback(si_t *sih);
242 extern void si_clkctl_init(si_t *sih);
243 extern uint16 si_clkctl_fast_pwrup_delay(si_t *sih);
244 extern bool si_clkctl_cc(si_t *sih, uint mode);
245 extern int si_clkctl_xtal(si_t *sih, uint what, bool on);
246 extern uint32 si_gpiotimerval(si_t *sih, uint32 mask, uint32 val);
247 extern void si_btcgpiowar(si_t *sih);
248 extern bool si_deviceremoved(si_t *sih);
249 extern uint32 si_socram_size(si_t *sih);
250 extern uint32 si_socdevram_size(si_t *sih);
251 extern uint32 si_socram_srmem_size(si_t *sih);
252 extern void si_socdevram(si_t *sih, bool set, uint8 *ennable, uint8 *protect, uint8 *remap);
253 extern bool si_socdevram_pkg(si_t *sih);
254 extern bool si_socdevram_remap_isenb(si_t *sih);
255 extern uint32 si_socdevram_remap_size(si_t *sih);
257 extern void si_watchdog(si_t *sih, uint ticks);
258 extern void si_watchdog_ms(si_t *sih, uint32 ms);
260 extern void *si_gpiosetcore(si_t *sih);
261 extern uint32 si_gpiocontrol(si_t *sih, uint32 mask, uint32 val, uint8 priority);
262 extern uint32 si_gpioouten(si_t *sih, uint32 mask, uint32 val, uint8 priority);
263 extern uint32 si_gpioout(si_t *sih, uint32 mask, uint32 val, uint8 priority);
264 extern uint32 si_gpioin(si_t *sih);
265 extern uint32 si_gpiointpolarity(si_t *sih, uint32 mask, uint32 val, uint8 priority);
266 extern uint32 si_gpiointmask(si_t *sih, uint32 mask, uint32 val, uint8 priority);
267 extern uint32 si_gpioled(si_t *sih, uint32 mask, uint32 val);
268 extern uint32 si_gpioreserve(si_t *sih, uint32 gpio_num, uint8 priority);
269 extern uint32 si_gpiorelease(si_t *sih, uint32 gpio_num, uint8 priority);
270 extern uint32 si_gpiopull(si_t *sih, bool updown, uint32 mask, uint32 val);
271 extern uint32 si_gpioevent(si_t *sih, uint regtype, uint32 mask, uint32 val);
272 extern uint32 si_gpio_int_enable(si_t *sih, bool enable);
273 extern void si_gci_uart_init(si_t *sih, osl_t *osh, uint8 seci_mode);
274 extern void si_gci_enable_gpio(si_t *sih, uint8 gpio, uint32 mask, uint32 value);
275 extern uint8 si_gci_host_wake_gpio_init(si_t *sih);
276 extern void si_gci_host_wake_gpio_enable(si_t *sih, uint8 gpio, bool state);
279 extern void *si_gpio_handler_register(si_t *sih, uint32 e, bool lev, gpio_handler_t cb, void *arg);
280 extern void si_gpio_handler_unregister(si_t *sih, void* gpioh);
281 extern void si_gpio_handler_process(si_t *sih);
284 extern void si_gci_handler_process(si_t *sih);
287 extern void *si_gci_gpioint_handler_register(si_t *sih, uint8 gpio, uint8 sts,
289 extern void si_gci_gpioint_handler_unregister(si_t *sih, void* gci_i);
290 extern uint8 si_gci_gpio_status(si_t *sih, uint8 gci_gpio, uint8 mask, uint8 value);
293 extern bool si_pci_pmecap(si_t *sih);
295 extern bool si_pci_pmestat(si_t *sih);
296 extern void si_pci_pmeclr(si_t *sih);
297 extern void si_pci_pmeen(si_t *sih);
298 extern void si_pci_pmestatclr(si_t *sih);
299 extern uint si_pcie_readreg(void *sih, uint addrtype, uint offset);
300 extern uint si_pcie_writereg(void *sih, uint addrtype, uint offset, uint val);
304 extern uint16 si_d11_devid(si_t *sih);
305 extern int si_corepciid(si_t *sih, uint func, uint16 *pcivendor, uint16 *pcidevice,
309 extern bool si_eci(si_t *sih);
310 extern int si_eci_init(si_t *sih);
311 extern void si_eci_notify_bt(si_t *sih, uint32 mask, uint32 val, bool interrupt);
312 extern bool si_seci(si_t *sih);
313 extern void* si_seci_init(si_t *sih, uint8 seci_mode);
314 extern void* si_gci_init(si_t *sih);
315 extern void si_seci_down(si_t *sih);
316 extern void si_seci_upd(si_t *sih, bool enable);
317 extern bool si_gci(si_t *sih);
319 #define si_eci(sih) 0
320 static INLINE void * si_eci_init(si_t *sih) {return NULL;}
321 #define si_eci_notify_bt(sih, type, val) (0)
322 #define si_seci(sih) 0
323 #define si_seci_upd(sih, a) do {} while (0)
324 static INLINE void * si_seci_init(si_t *sih, uint8 use_seci) {return NULL;}
325 static INLINE void * si_gci_init(si_t *sih) {return NULL;}
326 #define si_seci_down(sih) do {} while (0)
327 #define si_gci(sih) 0
331 extern bool si_is_otp_disabled(si_t *sih);
332 extern bool si_is_otp_powered(si_t *sih);
333 extern void si_otp_power(si_t *sih, bool on, uint32* min_res_mask);
336 extern bool si_is_sprom_available(si_t *sih);
337 extern bool si_is_sprom_enabled(si_t *sih);
338 extern void si_sprom_enable(si_t *sih, bool enable);
340 extern void si_sprom_init(si_t *sih);
344 extern int si_cis_source(si_t *sih);
355 extern int BCMINITFN(si_otp_fabid)(si_t *sih, uint16 *fabid, bool rw);
356 extern uint16 BCMATTACHFN(si_fabid)(si_t *sih);
363 extern int si_devpath(si_t *sih, char *path, int size);
364 extern int si_devpath_pcie(si_t *sih, char *path, int size);
366 extern char *si_getdevpathvar(si_t *sih, const char *name);
367 extern int si_getdevpathintvar(si_t *sih, const char *name);
368 extern char *si_coded_devpathvar(si_t *sih, char *varname, int var_len, const char *name);
371 extern uint8 si_pcieclkreq(si_t *sih, uint32 mask, uint32 val);
372 extern uint32 si_pcielcreg(si_t *sih, uint32 mask, uint32 val);
373 extern uint8 si_pcieltrenable(si_t *sih, uint32 mask, uint32 val);
374 extern uint8 si_pcieobffenable(si_t *sih, uint32 mask, uint32 val);
375 extern uint32 si_pcieltr_reg(si_t *sih, uint32 reg, uint32 mask, uint32 val);
376 extern uint32 si_pcieltrspacing_reg(si_t *sih, uint32 mask, uint32 val);
377 extern uint32 si_pcieltrhysteresiscnt_reg(si_t *sih, uint32 mask, uint32 val);
378 extern void si_pcie_set_error_injection(si_t *sih, uint32 mode);
379 extern void si_pcie_set_L1substate(si_t *sih, uint32 substate);
381 extern uint32 si_pcie_get_L1substate(si_t *sih);
383 extern void si_war42780_clkreq(si_t *sih, bool clkreq);
384 extern void si_pci_down(si_t *sih);
385 extern void si_pci_up(si_t *sih);
387 #define si_pci_sleep(sih) do { ASSERT(0); } while (0)
388 #define si_pcie_war_ovr_update(sih, aspm) do { ASSERT(0); } while (0)
389 #define si_pcie_power_save_enable(sih, up) do { ASSERT(0); } while (0)
391 extern void si_pci_sleep(si_t *sih);
392 extern void si_pcie_war_ovr_update(si_t *sih, uint8 aspm);
393 extern void si_pcie_power_save_enable(si_t *sih, bool enable);
395 extern void si_pcie_extendL1timer(si_t *sih, bool extend);
396 extern int si_pci_fixcfg(si_t *sih);
397 extern bool si_ldo_war(si_t *sih, uint devid);
398 extern void si_chippkg_set(si_t *sih, uint);
400 extern void si_chipcontrl_btshd0_4331(si_t *sih, bool on);
401 extern void si_chipcontrl_restore(si_t *sih, uint32 val);
402 extern uint32 si_chipcontrl_read(si_t *sih);
403 extern void si_chipcontrl_epa4331(si_t *sih, bool on);
404 extern void si_chipcontrl_epa4331_wowl(si_t *sih, bool enter_wowl);
405 extern void si_chipcontrl_srom4360(si_t *sih, bool on);
407 extern void si_epa_4313war(si_t *sih);
408 extern void si_btc_enable_chipcontrol(si_t *sih);
410 extern void si_btcombo_p250_4313_war(si_t *sih);
411 extern void si_btcombo_43228_war(si_t *sih);
412 extern void si_clk_pmu_htavail_set(si_t *sih, bool set_clear);
413 extern void si_pmu_synth_pwrsw_4313_war(si_t *sih);
414 extern uint si_pll_reset(si_t *sih);
417 extern bool si_taclear(si_t *sih, bool details);
421 extern int si_dump_pcieinfo(si_t *sih, struct bcmstrbuf *b);
425 extern void si_dumpregs(si_t *sih, struct bcmstrbuf *b);
428 extern uint32 si_ccreg(si_t *sih, uint32 offset, uint32 mask, uint32 val);
429 extern uint32 si_pciereg(si_t *sih, uint32 offset, uint32 mask, uint32 val, uint type);
431 extern void si_dump_pmu(si_t *sih, void *pmu_var);
432 extern void si_pmu_keep_on(si_t *sih, int32 int_val);
433 extern uint32 si_pmu_keep_on_get(si_t *sih);
434 extern uint32 si_power_island_set(si_t *sih, uint32 int_val);
435 extern uint32 si_power_island_get(si_t *sih);
437 extern uint32 si_pcieserdesreg(si_t *sih, uint32 mdioslave, uint32 offset, uint32 mask, uint32 val);
438 extern void si_pcie_set_request_size(si_t *sih, uint16 size);
439 extern uint16 si_pcie_get_request_size(si_t *sih);
440 extern void si_pcie_set_maxpayload_size(si_t *sih, uint16 size);
441 extern uint16 si_pcie_get_maxpayload_size(si_t *sih);
442 extern uint16 si_pcie_get_ssid(si_t *sih);
443 extern uint32 si_pcie_get_bar0(si_t *sih);
444 extern int si_pcie_configspace_cache(si_t *sih);
445 extern int si_pcie_configspace_restore(si_t *sih);
446 extern int si_pcie_configspace_get(si_t *sih, uint8 *buf, uint size);
449 char *si_getnvramflvar(si_t *sih, const char *name);
452 extern void si_muxenab(si_t *sih, uint32 w);
453 extern void si_clear_backplane_to(si_t *sih);
456 extern uint32 si_tcm_size(si_t *sih);
457 extern bool si_has_flops(si_t *sih);
460 extern int si_set_sromctl(si_t *sih, uint32 value);
461 extern uint32 si_get_sromctl(si_t *sih);
463 extern uint32 si_gci_direct(si_t *sih, uint offset, uint32 mask, uint32 val);
464 extern uint32 si_gci_indirect(si_t *sih, uint regidx, uint offset, uint32 mask, uint32 val);
465 extern uint32 si_gci_output(si_t *sih, uint reg, uint32 mask, uint32 val);
466 extern uint32 si_gci_input(si_t *sih, uint reg);
467 extern uint32 si_gci_int_enable(si_t *sih, bool enable);
468 extern void si_gci_reset(si_t *sih);
470 extern void si_ercx_init(si_t *sih, uint32 ltecx_mux);
471 extern void si_wci2_init(si_t *sih, uint baudrate, uint32 ltecx_mux);
472 extern void si_gci_seci_init(si_t *sih);
474 extern void si_gci_set_functionsel(si_t *sih, uint32 pin, uint8 fnsel);
475 extern uint32 si_gci_get_functionsel(si_t *sih, uint32 pin);
476 extern void si_gci_clear_functionsel(si_t *sih, uint8 fnsel);
478 extern uint32 si_gci_chipcontrol(si_t *sih, uint reg, uint32 mask, uint32 val);
479 extern uint32 si_gci_chipstatus(si_t *sih, uint reg);
486 extern uint8 si_enable_device_wake(si_t *sih, uint8 *wake_status, uint8 *cur_status);
487 extern void si_swdenable(si_t *sih, uint32 swdflag);
502 void si_update_masks(si_t *sih);
503 void si_force_islanding(si_t *sih, bool enable);
504 extern uint32 si_pmu_res_req_timer_clr(si_t *sih);
505 extern void si_pmu_rfldo(si_t *sih, bool on);
506 extern void si_survive_perst_war(si_t *sih, bool reset, uint32 sperst_mask, uint32 spert_val);
507 extern uint32 si_pcie_set_ctrlreg(si_t *sih, uint32 sperst_mask, uint32 spert_val);
508 extern void si_pcie_ltr_war(si_t *sih);
509 extern void si_pcie_hw_LTR_war(si_t *sih);
510 extern void si_pcie_hw_L1SS_war(si_t *sih);
511 extern void si_pciedev_crwlpciegen2(si_t *sih);
512 extern void si_pcie_prep_D3(si_t *sih, bool enter_D3);
513 extern void si_pciedev_reg_pm_clk_period(si_t *sih);
537 extern int32 si_serial_baudrate_get(si_t *sih, void* param, void* arg);
538 extern int32 si_serial_baudrate_set(si_t *sih, void* serialParam);
549 si_pmu_corereg(si, si_findcoreidx(sih, PMU_CORE_ID, 0), \