Lines Matching refs:sih
44 si_t *sih; /* System interconnect handle */
95 #define PCIE_GEN1(sih) ((BUSTYPE((sih)->bustype) == PCI_BUS) && \
96 ((sih)->buscoretype == PCIE_CORE_ID))
97 #define PCIE_GEN2(sih) ((BUSTYPE((sih)->bustype) == PCI_BUS) && \
98 ((sih)->buscoretype == PCIE2_CORE_ID))
99 #define PCIE(sih) (PCIE_GEN1(sih) || PCIE_GEN2(sih))
101 #define PCIEGEN1_ASPM(sih) ((PCIE_GEN1(sih)) && \
102 (((sih)->buscorerev >= 3) && ((sih)->buscorerev <= 5)))
142 pcicore_init(si_t *sih, osl_t *osh, void *regs)
147 ASSERT(sih->bustype == PCI_BUS);
157 pi->sih = sih;
160 if (sih->buscoretype == PCIE2_CORE_ID) {
170 } else if (sih->buscoretype == PCIE_CORE_ID) {
196 if (PCIE_GEN2(pi->sih))
197 pcie_watchdog_reset(pi->osh, pi->sih, pi->regs.pcieregs);
262 pcie_readreg(si_t *sih, sbpcieregs_t *pcieregs, uint addrtype, uint offset)
265 osl_t *osh = si_osh(sih);
269 if ((BUSTYPE(sih->bustype) == SI_BUS) || PCIE_GEN1(sih)) {
286 else if (PCIE_GEN2(sih)) {
296 pcie_writereg(si_t *sih, sbpcieregs_t *pcieregs, uint addrtype, uint offset, uint val)
298 osl_t *osh = si_osh(sih);
302 if ((BUSTYPE(sih->bustype) == SI_BUS) || PCIE_GEN1(sih)) {
317 else if (PCIE_GEN2(sih)) {
387 if (PCIE_GEN1(pi->sih))
389 else if (PCIE_GEN2(pi->sih))
403 if (!PCIE_GEN2(pi->sih))
447 if (!PCIE_GEN1(pi->sih))
453 if (pi->sih->buscorerev >= 10) {
533 if (PCIE_GEN1(pi->sih) && (pi->sih->buscorerev < 18)) {
535 __FUNCTION__, pi->sih->buscorerev));
666 if (PCIE_GEN1(pi->sih))
686 pcie_writereg(pi->sih, pi->regs.pcieregs, PCIE_CONFIGREGS, offset, reg_val);
689 reg_val = pcie_readreg(pi->sih, pi->regs.pcieregs, PCIE_CONFIGREGS, offset);
699 si_t *sih = pi->sih;
703 if (PCIE_GEN1(sih))
723 si_t *sih = pi->sih;
727 if (PCIE_GEN1(sih))
747 si_t *sih = pi->sih;
750 if (!PCIE_GEN1(sih))
753 w = pcie_readreg(sih, pcieregs, PCIE_PCIEREGS, PCIE_DLLP_PMTHRESHREG);
755 if (extend && sih->buscorerev >= 7)
759 pcie_writereg(sih, pcieregs, PCIE_PCIEREGS, PCIE_DLLP_PMTHRESHREG, w);
760 w = pcie_readreg(sih, pcieregs, PCIE_PCIEREGS, PCIE_DLLP_PMTHRESHREG);
767 si_t *sih = pi->sih;
768 ASSERT(PCIE(sih));
770 if (!PCIE_GEN1(sih))
775 if (PCIEGEN1_ASPM(sih))
779 if (sih->buscorerev == 6) { /* turn on serdes PLL down */
780 si_corereg(sih, SI_CC_IDX, OFFSETOF(chipcregs_t, chipcontrol_addr),
782 si_corereg(sih, SI_CC_IDX, OFFSETOF(chipcregs_t, chipcontrol_data),
789 if (sih->buscorerev == 6) { /* turn off serdes PLL down */
790 si_corereg(sih, SI_CC_IDX, OFFSETOF(chipcregs_t, chipcontrol_addr),
792 si_corereg(sih, SI_CC_IDX, OFFSETOF(chipcregs_t, chipcontrol_data),
794 } else if (PCIEGEN1_ASPM(sih)) { /* disable clkreq */
814 w = pcie_readreg(pi->sih, pi->regs.pcieregs, PCIE_PCIEREGS, PCIE_PLP_STATUSREG);
835 si_t *sih = pi->sih;
839 if (!PCIEGEN1_ASPM(sih))
843 if (!ISSIM_ENAB(sih)) {
882 if (pi->sih->buscorerev != 18 && pi->sih->buscorerev != 19)
938 ASSERT(pi->sih->buscorerev == 7);
941 si_corereg(pi->sih, SI_CC_IDX, OFFSETOF(chipcregs_t, chipcontrol),
953 si_t *sih = pi->sih;
957 if ((sih->buscorerev == 0) || (sih->buscorerev == 1)) {
958 w = pcie_readreg(sih, pcieregs, PCIE_PCIEREGS, PCIE_TLP_WORKAROUNDSREG);
960 pcie_writereg(sih, pcieregs, PCIE_PCIEREGS, PCIE_TLP_WORKAROUNDSREG, w);
963 if (sih->buscorerev == 1) {
964 w = pcie_readreg(sih, pcieregs, PCIE_PCIEREGS, PCIE_DLLP_LCREG);
966 pcie_writereg(sih, pcieregs, PCIE_PCIEREGS, PCIE_DLLP_LCREG, w);
969 if (sih->buscorerev == 0) {
973 } else if (PCIEGEN1_ASPM(sih)) {
975 w = pcie_readreg(sih, pcieregs, PCIE_PCIEREGS, PCIE_DLLP_PMTHRESHREG);
978 pcie_writereg(sih, pcieregs, PCIE_PCIEREGS, PCIE_DLLP_PMTHRESHREG, w);
983 } else if (pi->sih->buscorerev == 7)
987 if (pi->sih->buscorerev >= 6)
996 if (!PCIE_GEN1(pi->sih))
999 if (!PCIEGEN1_ASPM(pi->sih))
1016 si_t *sih = pi->sih;
1019 if ((CHIPID(sih->chip) != BCM4360_CHIP_ID) || (sih->buscorerev < 1))
1027 origidx = si_coreidx(sih);
1028 si_setcore(sih, D11_CORE_ID, 0);
1029 si_wrapperreg(sih, AI_OOBSELOUTD30, ~0, data);
1030 si_wrapperreg(sih, AI_OOBSELOUTD74, ~0, 0x3);
1031 si_setcoreidx(sih, origidx);
1054 si_t *sih = pi->sih;
1059 if (sih->buscorerev != 7 && sih->buscorerev != 9 && sih->buscorerev != 11)
1065 if (sih->buscorerev == 7 || sih->buscorerev == 11) {
1072 si_pmu_chipcontrol(sih, PMU_CHIPCTL6, mask, mask);
1074 if (sih->buscorerev == 7) {
1076 si_pmu_chipcontrol(sih, PMU_CHIPCTL7, mask, 0);
1077 } else if (sih->buscorerev == 11) {
1079 si_pmu_chipcontrol(sih, PMU_CHIPCTL7, mask, mask);
1081 mask = pcie_readreg(sih, pcieregs, PCIE_CONFIGREGS, PCIECFGREG_PDL_IDDQ);
1083 pcie_writereg(sih, pcieregs, PCIE_CONFIGREGS, PCIECFGREG_PDL_IDDQ, mask);
1084 } else if (sih->buscorerev == 9) {
1088 si_pmu_chipcontrol(sih, PMU_CHIPCTL2, mask, mask);
1096 si_t *sih = pi->sih;
1097 osl_t *osh = si_osh(sih);
1101 if (sih->buscoretype != PCIE2_CORE_ID || sih->buscorerev < 2 || sih->buscorerev == 10 ||
1102 sih->buscorerev > 13)
1114 si_core_wrapperreg(sih, 3, 0x60, 0x8080, 0);
1137 si_t *sih = pi->sih;
1141 if (sih->buscorerev == 7) {
1143 si_pmu_chipcontrol(sih, PMU_CHIPCTL7,
1146 si_pmu_chipcontrol(sih, PMU_CHIPCTL6,
1150 si_pmu_chipcontrol(sih, PMU_CHIPCTL7,
1152 si_pmu_chipcontrol(sih, PMU_CHIPCTL6,
1155 } else if (CHIPID(sih->chip) == BCM43602_CHIP_ID) {
1158 si_pmu_chipcontrol(sih, PMU_CHIPCTL2,
1165 si_pmu_chipcontrol(sih, PMU_CHIPCTL2,
1187 si_t *sih = pi->sih;
1188 osl_t *osh = si_osh(sih);
1192 pciewar160 = (sih->buscorerev == 7 || sih->buscorerev == 9 || sih->buscorerev == 11);
1193 pciewar162 = (sih->buscorerev == 5 || sih->buscorerev == 7 ||
1194 sih->buscorerev == 8 || sih->buscorerev == 9 || sih->buscorerev == 11);
1215 si_t *sih = pi->sih;
1216 osl_t *osh = si_osh(sih);
1229 si_t *sih = pi->sih;
1230 osl_t *osh = si_osh(sih);
1241 si_t *sih = pi->sih;
1242 osl_t *osh = si_osh(sih);
1246 if (sih->buscorerev <= 13) {
1247 alp_KHz = (si_pmu_alp_clock(sih, osh) / 1000);
1272 si_t *sih = pi->sih;
1278 if ((sih->buscorerev >= 15) && (sih->buscorerev <= 20)) {
1287 } else if ((sih->buscorerev >= 21) && (sih->buscorerev <= 22)) {
1322 si_t *sih;
1327 sih = pi->sih;
1340 if (PCIE_GEN1(sih)) {
1341 if (pi->sih->buscorerev == 18 || pi->sih->buscorerev == 19)
1345 else if (PCIE_GEN2(sih)) {
1415 si_t *sih = pi->sih;
1417 if (!PCIE_GEN1(sih) && !PCIE_GEN2(sih))
1420 si_corereg(sih, sih->buscoreidx, 0, 0x10, 0x10);
1428 si_t *sih = pi->sih;
1432 if (!PCIE_GEN1(sih) && !PCIE_GEN2(sih))
1438 data = pcie_readreg(sih, pcieregs, PCIE_CONFIGREGS, PCIECFGREG_PDL_CTRL1);
1449 si_t *sih = pi->sih;
1452 if (!PCIE_GEN1(sih) && !PCIE_GEN2(sih))
1467 si_t *sih = pi->sih;
1471 ASSERT(PCIE_GEN2(sih));
1476 data = pcie_readreg(sih, pcieregs, PCIE_CONFIGREGS, pi->pciecap_lcreg_offset);
1477 pcie_writereg(sih, pcieregs, PCIE_CONFIGREGS, pi->pciecap_lcreg_offset, data | 2);
1500 si_t *sih = pi->sih;
1503 ASSERT(PCIE_GEN2(sih));
1504 UNUSED_PARAMETER(sih);
1523 si_t *sih = pi->sih;
1525 if (PCIE_GEN2(sih)) {
1526 osl_t *osh = si_osh(sih);
1534 pcie_writereg(sih, pi->regs.pcieregs, PCIE_CONFIGREGS, 0x4e0, 0x17);
1538 if (!PCIE_GEN1(sih)) {
1539 if ((BCM4360_CHIP_ID == CHIPID(sih->chip)) ||
1540 (BCM43460_CHIP_ID == CHIPID(sih->chip)) ||
1541 BCM4350_CHIP(sih->chip) ||
1542 (BCM4352_CHIP_ID == CHIPID(sih->chip)) ||
1543 (BCM43602_CHIP_ID == CHIPID(sih->chip)) ||
1544 (BCM43462_CHIP_ID == CHIPID(sih->chip)) ||
1545 (BCM4335_CHIP_ID == CHIPID(sih->chip)) ||
1549 if ((CHIPID(sih->chip) == BCM4360_CHIP_ID) && (sih->chiprev > 3)) {
1563 if (PCIEGEN1_ASPM(sih)) {
1564 if (((sih->boardvendor == VENDOR_APPLE) &&
1575 if (BCM4331_CHIP_ID == CHIPID(sih->chip))
1592 if (sih->boardvendor == VENDOR_APPLE) {
1593 if (sih->boardtype == 0x8d)
1596 else if (PCIE_DRIVE_STRENGTH_OVERRIDE(sih))
1610 if ((pi->sih->boardvendor == VENDOR_APPLE) &&
1611 ((pi->sih->boardtype == BCM94360X51P2) ||
1612 (pi->sih->boardtype == BCM94360X51A))) {
1617 if (!PCIE_GEN1(pi->sih))
1622 if (pi->sih->boardtype == CB2_4321_BOARD || pi->sih->boardtype == CB2_4321_AG_BOARD)
1628 if (pi->sih->boardvendor == VENDOR_APPLE) {
1629 if (pi->sih->boardtype == 0x8d)
1632 else if (PCIE_DRIVE_STRENGTH_OVERRIDE(pi->sih))
1646 if (PCIE_GEN2(pi->sih)) {
1648 if ((CHIPID(pi->sih->chip) == BCM4360_CHIP_ID) && (pi->sih->chiprev > 3)) {
1671 if (pi->sih->buscorerev == 18 ||
1672 (pi->sih->buscorerev == 19 && !PCIE_MRRS_OVERRIDE(sih)))
1685 if (!pi || !PCIE_GEN1(pi->sih))
1691 if (!PCIEGEN1_ASPM(pi->sih))
1708 if (!pi || !PCIE_GEN1(pi->sih))
1884 pi->sih->pci_pr32414, pi->pcie_polarity, pi->pcie_war_aspm_ovr);
1896 pcie_writereg(pi->sih, pcieregs, type, offset, val);
1900 if (PCIE_GEN1(pi->sih) &&
1901 pi->sih->buscorerev <= 5 && offset == PCIE_DLLP_PCIE11 && type == PCIE_PCIEREGS)
1904 reg_val = pcie_readreg(pi->sih, pcieregs, type, offset);
1988 data = pcie_readreg(pi->sih, pcieregs, PCIE_CONFIGREGS, pi->pciecap_lcreg_offset);
2113 if (!PCIE_GEN1(pi->sih) && !PCIE_GEN2(pi->sih))
2131 si_t *sih = pi->sih;
2135 if (!PCIE_GEN1(pi->sih))
2144 bcmdumpfields(si_pcie_readreg, (void *)(uintptr)pi->sih, PCIE_PCIEREGS,
2151 bcmdumpfields(si_pcie_readreg, (void *)(uintptr)pi->sih, PCIE_PCIEREGS,
2158 bcmdumpfields(si_pcie_readreg, (void *)(uintptr)pi->sih, PCIE_PCIEREGS,
2169 if (sih->buscorerev >= 10) {