Searched refs:TMU0 (Results 1 - 25 of 32) sorted by relevance

12

/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6.36/arch/sh/kernel/cpu/sh4/
H A Dsetup-sh4-202.c148 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator in enum:__anon25778
153 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
163 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh7750.c259 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator in enum:__anon25779
267 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
280 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh7760.c37 TMU0, TMU1, TMU2, enumerator in enum:__anon25780
73 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
105 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6/arch/sh/kernel/cpu/sh4/
H A Dsetup-sh4-202.c148 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator in enum:__anon14085
153 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
163 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh7750.c259 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator in enum:__anon14086
267 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
280 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh7760.c37 TMU0, TMU1, TMU2, enumerator in enum:__anon14087
73 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
105 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6.36/arch/sh/kernel/cpu/sh3/
H A Dsetup-sh7705.c29 TMU0, TMU1, TMU2, enumerator in enum:__anon25774
47 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
56 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh770x.c31 TMU0, TMU1, TMU2, enumerator in enum:__anon25775
36 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
66 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh7710.c28 TMU0, TMU1, TMU2, enumerator in enum:__anon25776
50 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
59 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh7720.c398 TMU0, TMU1, TMU2, RTC, enumerator in enum:__anon25777
413 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
442 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6/arch/sh/kernel/cpu/sh3/
H A Dsetup-sh7705.c29 TMU0, TMU1, TMU2, enumerator in enum:__anon14081
47 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
56 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh770x.c31 TMU0, TMU1, TMU2, enumerator in enum:__anon14082
36 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
66 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh7710.c28 TMU0, TMU1, TMU2, enumerator in enum:__anon14083
50 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
59 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
H A Dsetup-sh7720.c398 TMU0, TMU1, TMU2, RTC, enumerator in enum:__anon14084
413 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
442 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6.36/arch/sh/kernel/cpu/sh4a/
H A Dsetup-sh7343.c381 TMU0, TMU1, TMU2, enumerator in enum:__anon25810
419 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
446 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
467 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
H A Dsetup-sh7366.c337 TMU0, TMU1, TMU2, enumerator in enum:__anon25811
371 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
397 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
418 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
H A Dsetup-sh7722.c631 TMU0, TMU1, TMU2, enumerator in enum:__anon25812
666 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
693 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
714 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
H A Dsetup-sh7757.c170 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon25816
225 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
295 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
380 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },
H A Dsetup-sh7763.c348 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon25817
364 INTC_VECT(WDT, 0x560), INTC_VECT(TMU0, 0x580),
405 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
423 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
H A Dsetup-sh7770.c481 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon25818
504 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
552 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5,
574 { 0xffe00000, 0, 32, 8, /* INT2PRI0 */ { GPIO, TMU0, 0, HAC } },
H A Dsetup-sh7780.c410 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon25819
424 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
457 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
470 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
H A Dsetup-sh7785.c466 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon25820
483 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
523 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
551 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
H A Dsetup-shx3.c271 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator in enum:__anon25822
298 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
366 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, } },
386 TMU3, TMU2, TMU1, TMU0 } },
/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6/arch/sh/kernel/cpu/sh4a/
H A Dsetup-sh7343.c381 TMU0, TMU1, TMU2, enumerator in enum:__anon14117
419 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
446 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
467 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
H A Dsetup-sh7366.c337 TMU0, TMU1, TMU2, enumerator in enum:__anon14118
371 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
397 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
418 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },

Completed in 202 milliseconds

12