/linux-master/drivers/gpu/drm/amd/display/dc/dcn30/ |
H A D | dcn30_dio_link_encoder.h | 51 SRI(DP_VID_STREAM_CNTL, DP, id), \
|
H A D | dcn30_dio_stream_encoder.h | 95 SRI(DP_VID_STREAM_CNTL, DP, id), \
|
/linux-master/drivers/gpu/drm/amd/display/dc/dcn301/ |
H A D | dcn301_dio_link_encoder.h | 52 SRI(DP_VID_STREAM_CNTL, DP, id), \
|
/linux-master/drivers/gpu/drm/amd/display/dc/dce/ |
H A D | dce_link_encoder.h | 69 SRI(DP_VID_STREAM_CNTL, DP, id), \ 102 SRI(DP_VID_STREAM_CNTL, DP, id), \ 179 uint32_t DP_VID_STREAM_CNTL; member in struct:dce110_link_enc_registers
|
H A D | dce_stream_encoder.h | 91 SRI(DP_VID_STREAM_CNTL, DP, id), \ 162 SE_SF(DP_VID_STREAM_CNTL, DP_VID_STREAM_DIS_DEFER, mask_sh),\ 163 SE_SF(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, mask_sh),\ 164 SE_SF(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, mask_sh),\ 663 uint32_t DP_VID_STREAM_CNTL; member in struct:dce110_stream_enc_registers
|
H A D | dce_stream_encoder.c | 915 REG_GET(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, ®1); 921 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_DIS_DEFER, 2); 929 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0); 936 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, 1010 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
|
H A D | dce_link_encoder.c | 457 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0); 509 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0);
|
/linux-master/drivers/gpu/drm/amd/display/dc/dcn32/ |
H A D | dcn32_dio_stream_encoder.c | 332 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, false); 333 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, 0, 10, 5000); 378 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
|
/linux-master/drivers/gpu/drm/amd/display/dc/dcn314/ |
H A D | dcn314_dio_stream_encoder.c | 341 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, false); 342 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, 0, 10, 5000); 367 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
|
H A D | dcn314_dio_stream_encoder.h | 96 SRI(DP_VID_STREAM_CNTL, DP, id), \
|
/linux-master/drivers/gpu/drm/amd/display/dc/dcn35/ |
H A D | dcn35_dio_stream_encoder.c | 364 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, false); 365 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, 0, 10, 5000); 390 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
|
H A D | dcn35_dio_stream_encoder.h | 95 SRI(DP_VID_STREAM_CNTL, DP, id), \
|
/linux-master/drivers/gpu/drm/amd/display/dc/dcn20/ |
H A D | dcn20_stream_encoder.c | 515 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, false); 516 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, 0, 10, 5000); 547 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
|
/linux-master/drivers/gpu/drm/amd/display/dc/dcn10/ |
H A D | dcn10_stream_encoder.c | 919 REG_GET(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, ®1); 926 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_DIS_DEFER, 2); 934 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0); 943 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, 1026 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
|
H A D | dcn10_link_encoder.h | 62 SRI(DP_VID_STREAM_CNTL, DP, id), \ 104 uint32_t DP_VID_STREAM_CNTL; member in struct:dcn10_link_enc_registers
|
H A D | dcn10_stream_encoder.h | 93 SRI(DP_VID_STREAM_CNTL, DP, id), \ 143 uint32_t DP_VID_STREAM_CNTL; member in struct:dcn10_stream_enc_registers
|
H A D | dcn10_link_encoder.c | 389 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0);
|
/linux-master/drivers/gpu/drm/amd/display/dc/resource/dcn35/ |
H A D | dcn35_resource.h | 126 SRI_ARR(DP_VID_STREAM_CNTL, DP, id), \
|
/linux-master/drivers/gpu/drm/amd/display/dc/resource/dcn32/ |
H A D | dcn32_resource.h | 290 SRI_ARR(DP_VID_N, DP, id), SRI_ARR(DP_VID_STREAM_CNTL, DP, id), \ 326 SRI_ARR(DP_SEC_CNTL, DP, id), SRI_ARR(DP_VID_STREAM_CNTL, DP, id), \
|