Searched refs:sih (Results 1 - 25 of 63) sorted by relevance

123

/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/include/
H A Dhndpmu.h39 extern void si_pmu_init(si_t *sih, osl_t *osh);
40 extern void si_pmu_chip_init(si_t *sih, osl_t *osh);
41 extern void si_pmu_pll_init(si_t *sih, osl_t *osh, uint32 xtalfreq);
42 extern bool si_pmu_is_autoresetphyclk_disabled(si_t *sih, osl_t *osh);
43 extern void si_pmu_res_init(si_t *sih, osl_t *osh);
44 extern void si_pmu_swreg_init(si_t *sih, osl_t *osh);
45 extern uint32 si_pmu_force_ilp(si_t *sih, osl_t *osh, bool force);
46 extern uint32 si_pmu_enb_ht_req(si_t *sih, osl_t *osh, bool enb);
47 extern void si_pmu_res_minmax_update(si_t *sih, osl_t *osh);
49 extern uint32 si_pmu_si_clock(si_t *sih, osl_
[all...]
H A Dhndgige.h24 extern void hndgige_init(si_t *sih, uint32 unit, bool *rgmii);
H A Dhndcpu.h30 extern uint si_irq(si_t *sih);
31 extern uint32 si_cpu_clock(si_t *sih);
32 extern uint32 si_mem_clock(si_t *sih);
33 extern void hnd_cpu_wait(si_t *sih);
35 extern void hnd_cpu_reset(si_t *sih);
37 extern void hnd_cpu_loadavg_timer(si_t *sih, uint32 val);
39 extern void hnd_cpu_deadman_timer(si_t *sih, uint32 val);
41 extern void si_router_coma(si_t *sih, int reset, int delay);
42 extern void si_dmc_phyctl(si_t *sih, uint32 phyctl_val);
43 extern uint32 si_arm_sflags(si_t *sih);
[all...]
H A Dsiutils.h88 * Many of the routines below take an 'sih' handle as their first arg.
90 * At any one time, the sih is logically focused on one particular si core
129 #define ISSIM_ENAB(sih) TRUE
131 #define ISSIM_ENAB(sih) FALSE
136 #define PMUCTL_ENAB(sih) (BCMPMUCTL)
138 #define PMUCTL_ENAB(sih) ((sih)->cccaps & CC_CAP_PMU)
143 #define CCCTL_ENAB(sih) (0)
144 #define CCPLL_ENAB(sih) (0)
146 #define CCCTL_ENAB(sih) ((si
305 si_eci_init(si_t *sih) argument
309 si_seci_init(si_t *sih, uint8 use_seci) argument
310 si_gci_init(si_t *sih) argument
[all...]
H A Dhndpci.h25 extern int hndpci_read_config(si_t *sih, uint bus, uint dev, uint func,
27 extern int extpci_read_config(si_t *sih, uint bus, uint dev, uint func,
29 extern int hndpci_write_config(si_t *sih, uint bus, uint dev, uint func,
31 extern int extpci_write_config(si_t *sih, uint bus, uint dev, uint func,
33 extern uint8 hndpci_find_pci_capability(si_t *sih, uint bus, uint dev, uint func,
36 extern int hndpci_init(si_t *sih);
37 extern int hndpci_init_pci(si_t *sih, uint coreunit);
38 extern void hndpci_init_cores(si_t *sih);
39 extern void hndpci_arb_park(si_t *sih, uint parkid);
42 extern void hndpci_deinit(si_t *sih); /*bor
[all...]
H A Dhndchipc.h26 extern void si_serial_init(si_t *sih, si_serial_init_fn add);
28 extern void *hnd_jtagm_init(si_t *sih, uint clkd, bool exttap);
29 extern void hnd_jtagm_disable(si_t *sih, void *h);
30 extern uint32 jtag_scan(si_t *sih, void *h, uint irsz, uint32 ir0, uint32 ir1,
35 extern bool si_cc_register_isr(si_t *sih, cc_isr_fn isr, uint32 ccintmask, void *cbdata);
36 extern void si_cc_isr(si_t *sih, chipcregs_t *regs);
H A Dsflash.h36 extern int sflash_poll(si_t *sih, chipcregs_t *cc, uint offset);
37 extern int sflash_read(si_t *sih, chipcregs_t *cc,
39 extern int sflash_write(si_t *sih, chipcregs_t *cc,
41 extern int sflash_erase(si_t *sih, chipcregs_t *cc, uint offset);
42 extern int sflash_commit(si_t *sih, chipcregs_t *cc,
44 extern struct sflash *sflash_init(si_t *sih, chipcregs_t *cc);
H A Dbcmsrom.h27 extern int srom_var_init(si_t *sih, uint bus, void *curmap, osl_t *osh,
29 extern void srom_var_deinit(si_t *sih);
31 extern int srom_read(si_t *sih, uint bus, void *curmap, osl_t *osh,
35 extern int srom_write(si_t *sih, uint bus, void *curmap, osl_t *osh,
38 extern int srom_write_short(si_t *sih, uint bustype, void *curmap, osl_t *osh,
40 extern int srom_otp_cisrwvar(si_t *sih, osl_t *osh, char *vars, int *count);
41 extern int srom_otp_write_region_crc(si_t *sih, uint nbytes, uint16* buf16, bool write);
52 extern uint srom_size(si_t *sih, osl_t *osh);
H A Dbcmotp.h49 extern void* otp_init(si_t *sih);
50 extern int otp_read_region(si_t *sih, int region, uint16 *data, uint *wlen);
51 extern int otp_read_word(si_t *sih, uint wn, uint16 *data);
54 extern int otp_write_region(si_t *sih, int region, uint16 *data, uint wlen);
55 extern int otp_write_word(si_t *sih, uint wn, uint16 data);
56 extern int otp_cis_append_region(si_t *sih, int region, char *vars, int count);
57 extern int otp_lock(si_t *sih);
H A Dhndmips.h24 extern void si_mips_init(si_t *sih, uint shirq_map_base);
25 extern bool si_mips_setclock(si_t *sih, uint32 mipsclock, uint32 sbclock, uint32 pciclock);
27 extern uint32 si_memc_get_ncdl(si_t *sih);
H A Dnicpci.h83 extern uint pcie_readreg(si_t *sih, struct sbpcieregs *pcieregs, uint addrtype, uint offset);
84 extern uint pcie_writereg(si_t *sih, struct sbpcieregs *pcieregs, uint addrtype, uint offset,
100 extern void *pcicore_init(si_t *sih, osl_t *osh, void *regs);
143 #define PCIE_MRRS_OVERRIDE(sih) \
144 ((pi->sih->boardvendor == VENDOR_APPLE) && \
145 ((pi->sih->boardtype == BCM94331X19) || \
146 (pi->sih->boardtype == BCM94331X28) || \
147 (pi->sih->boardtype == BCM94331X28B) || \
148 (pi->sih->boardtype == BCM94331X29B) || \
149 (pi->sih
[all...]
/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/shared/
H A Dhndsoc.c37 si_t *sih = (si_t *)socp; local
45 origidx = si_coreidx(sih);
48 if (sih->ccrev == 42) {
49 if (si_setcore(sih, NS_ROM_CORE_ID, 0) != NULL) {
50 option = si_core_sflags(sih, 0, 0) & SISF_NS_BOOTDEV_MASK;
67 if (sih->ccrev == 38) {
68 if ((sih->chipst & (1 << 4)) != 0) {
72 else if ((sih->chipst & (1 << 5)) != 0) {
79 if ((cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_IDX))) {
89 si_setcoreidx(sih, origid
98 si_t *sih = (si_t *)socp; local
[all...]
H A Dsiutils.c64 static void si_sromvars_fixup_4331(si_t *sih, char *pvars);
68 static char *si_devpathvar(si_t *sih, char *var, int len, const char *name);
73 void si_gci_chipctrl_overrides(osl_t *osh, si_t *sih, char *pvars);
169 si_ldo_war(si_t *sih, uint devid) argument
171 si_info_t *sii = SI_INFO(sih);
371 struct si_pub *sih = &sii->pub; local
374 if (BUSTYPE(sih->bustype) != PCI_BUS)
377 if ((CHIPID(sih->chip) != BCM4331_CHIP_ID) && (CHIPID(sih->chip) != BCM43431_CHIP_ID))
381 if (sih
471 si_sromvars_fixup_4331(si_t *sih, char *pvars) argument
541 si_muxenab(si_t *sih, uint32 w) argument
714 si_gci_direct(si_t *sih, uint offset, uint32 mask, uint32 val) argument
720 si_gci_indirect(si_t *sih, uint regidx, uint offset, uint32 mask, uint32 val) argument
727 si_gci_input(si_t *sih, uint reg) argument
733 si_gci_output(si_t *sih, uint reg, uint32 mask, uint32 val) argument
739 si_gci_int_enable(si_t *sih, bool enable) argument
748 si_gci_reset(si_t *sih) argument
762 si_ercx_init(si_t *sih) argument
809 si_wci2_init(si_t *sih) argument
894 si_gci_seci_init(si_t *sih) argument
956 si_gci_chipcontrol(si_t *sih, uint reg, uint32 mask, uint32 val) argument
985 si_gci_set_functionsel(si_t *sih, uint32 pin, uint8 fnsel) argument
996 si_gci_chipctrl_overrides(osl_t *osh, si_t *sih, char *pvars) argument
1027 struct si_pub *sih = &sii->pub; local
1461 si_detach(si_t *sih) argument
1503 si_osh(si_t *sih) argument
1512 si_setosh(si_t *sih, osl_t *osh) argument
1526 si_register_intr_callback(si_t *sih, void *intrsoff_fn, void *intrsrestore_fn, void *intrsenabled_fn, void *intr_arg) argument
1543 si_deregister_intr_callback(si_t *sih) argument
1552 si_intflag(si_t *sih) argument
1568 si_flag(si_t *sih) argument
1583 si_flag_alt(si_t *sih) argument
1594 si_setint(si_t *sih, int siflag) argument
1607 si_coreid(si_t *sih) argument
1616 si_coreidx(si_t *sih) argument
1626 si_coreunit(si_t *sih) argument
1651 si_corevendor(si_t *sih) argument
1666 si_backplane64(si_t *sih) argument
1672 si_corerev(si_t *sih) argument
1688 si_findcoreidx(si_t *sih, uint coreid, uint coreunit) argument
1710 si_corelist(si_t *sih, uint coreid[]) argument
1722 si_wrapperregs(si_t *sih) argument
1734 si_coreregs(si_t *sih) argument
1750 si_setcore(si_t *sih, uint coreid, uint coreunit) argument
1771 si_setcoreidx(si_t *sih, uint coreidx) argument
1787 si_switch_core(si_t *sih, uint coreid, uint *origidx, uint *intr_val) argument
1815 si_restore_core(si_t *sih, uint coreid, uint intr_val) argument
1828 si_numaddrspaces(si_t *sih) argument
1843 si_addrspace(si_t *sih, uint asidx) argument
1858 si_addrspacesize(si_t *sih, uint asidx) argument
1873 si_coreaddrspaceX(si_t *sih, uint asidx, uint32 *addr, uint32 *size) argument
1883 si_core_cflags(si_t *sih, uint32 mask, uint32 val) argument
1898 si_core_cflags_wo(si_t *sih, uint32 mask, uint32 val) argument
1911 si_core_sflags(si_t *sih, uint32 mask, uint32 val) argument
1926 si_iscoreup(si_t *sih) argument
1941 si_wrapperreg(si_t *sih, uint32 offset, uint32 mask, uint32 val) argument
1950 si_corereg(si_t *sih, uint coreidx, uint regoff, uint mask, uint val) argument
1965 si_core_disable(si_t *sih, uint32 bits) argument
1976 si_core_reset(si_t *sih, uint32 bits, uint32 resetbits) argument
1988 si_corebist(si_t *sih) argument
2113 si_chip_hostif(si_t *sih) argument
2149 si_read_pmu_autopll(si_t *sih) argument
2157 si_clock(si_t *sih) argument
2208 si_alp_clock(si_t *sih) argument
2223 si_ilp_clock(si_t *sih) argument
2233 si_watchdog(si_t *sih, uint ticks) argument
2282 si_watchdog_ms(si_t *sih, uint32 ms) argument
2294 si_taclear(si_t *sih, bool details) argument
2313 si_d11_devid(si_t *sih) argument
2357 si_corepciid(si_t *sih, uint func, uint16 *pcivendor, uint16 *pcidevice, uint8 *pciclass, uint8 *pcisubclass, uint8 *pciprogif, uint8 *pciheader) argument
2511 si_dumpregs(si_t *sih, struct bcmstrbuf *b) argument
2624 si_clkctl_init(si_t *sih) argument
2659 si_clkctl_fast_pwrup_delay(si_t *sih) argument
2706 si_clkctl_xtal(si_t *sih, uint what, bool on) argument
2789 si_clkctl_cc(si_t *sih, uint mode) argument
2910 si_devpath(si_t *sih, char *path, int size) argument
2951 si_coded_devpathvar(si_t *sih, char *varname, int var_len, const char *name) argument
2991 si_getdevpathvar(si_t *sih, const char *name) argument
3010 si_getdevpathintvar(si_t *sih, const char *name) argument
3033 si_getnvramflvar(si_t *sih, const char *name) argument
3046 si_devpathvar(si_t *sih, char *var, int len, const char *name) argument
3067 write_ccreg(si_t *sih, uint32 offset, uint32 mask, uint32 val) argument
3083 si_ccreg(si_t *sih, uint32 offset, uint32 mask, uint32 val) argument
3101 si_pciereg(si_t *sih, uint32 offset, uint32 mask, uint32 val, uint type) argument
3116 si_pcieserdesreg(si_t *sih, uint32 mdioslave, uint32 offset, uint32 mask, uint32 val) argument
3150 si_pci_pmeen(si_t *sih) argument
3161 si_pci_pmestat(si_t *sih) argument
3172 si_pci_pmeclr(si_t *sih) argument
3182 si_pci_pmestatclr(si_t *sih) argument
3193 si_pcmcia_init(si_t *sih) argument
3209 si_pci_war16165(si_t *sih) argument
3225 si_pcie_war_ovr_update(si_t *sih, uint8 aspm) argument
3238 si_pcie_power_save_enable(si_t *sih, bool enable) argument
3251 si_pcie_set_maxpayload_size(si_t *sih, uint16 size) argument
3264 si_pcie_get_maxpayload_size(si_t *sih) argument
3277 si_pcie_set_request_size(si_t *sih, uint16 size) argument
3290 si_pcie_get_request_size(si_t *sih) argument
3304 si_pcie_get_ssid(si_t *sih) argument
3317 si_pcie_get_bar0(si_t *sih) argument
3330 si_pcie_configspace_cache(si_t *sih) argument
3343 si_pcie_configspace_restore(si_t *sih) argument
3356 si_pcie_configspace_get(si_t *sih, uint8 *buf, uint size) argument
3370 si_chippkg_set(si_t *sih, uint val) argument
3380 si_pci_up(si_t *sih) argument
3404 si_pci_sleep(si_t *sih) argument
3417 si_pci_down(si_t *sih) argument
3439 si_pci_setup(si_t *sih, uint coremask) argument
3498 si_pcieclkreq(si_t *sih, uint32 mask, uint32 val) argument
3511 si_pcielcreg(si_t *sih, uint32 mask, uint32 val) argument
3524 si_pcieltrenable(si_t *sih, uint32 mask, uint32 val) argument
3537 si_pcieobffenable(si_t *sih, uint32 mask, uint32 val) argument
3550 si_pcieltr_reg(si_t *sih, uint32 reg, uint32 mask, uint32 val) argument
3563 si_pcieltrspacing_reg(si_t *sih, uint32 mask, uint32 val) argument
3576 si_pcieltrhysteresiscnt_reg(si_t *sih, uint32 mask, uint32 val) argument
3589 si_pcie_set_error_injection(si_t *sih, uint32 mode) argument
3602 si_pcie_set_L1substate(si_t *sih, uint32 substate) argument
3615 si_pcie_get_L1substate(si_t *sih) argument
3629 si_pcie_readreg(void *sih, uint addrtype, uint offset) argument
3637 si_pcie_writereg(void *sih, uint addrtype, uint offset, uint val) argument
3649 si_pci_fixcfg(si_t *sih) argument
3704 si_dump_pcieinfo(si_t *sih, struct bcmstrbuf *b) argument
3722 si_gpiosetcore(si_t *sih) argument
3734 si_gpiocontrol(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
3756 si_gpioouten(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
3778 si_gpioout(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
3800 si_gpioreserve(si_t *sih, uint32 gpio_bitmask, uint8 priority) argument
3831 si_gpiorelease(si_t *sih, uint32 gpio_bitmask, uint8 priority) argument
3858 si_gpioin(si_t *sih) argument
3868 si_gpiointpolarity(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
3885 si_gpiointmask(si_t *sih, uint32 mask, uint32 val, uint8 priority) argument
3902 si_gpioled(si_t *sih, uint32 mask, uint32 val) argument
3913 si_gpiotimerval(si_t *sih, uint32 mask, uint32 gpiotimerval) argument
3923 si_gpiopull(si_t *sih, bool updown, uint32 mask, uint32 val) argument
3935 si_gpioevent(si_t *sih, uint regtype, uint32 mask, uint32 val) argument
3955 si_gpio_handler_register(si_t *sih, uint32 event, bool level, gpio_handler_t cb, void *arg) argument
3984 si_gpio_handler_unregister(si_t *sih, void *gpioh) argument
4016 si_gpio_handler_process(si_t *sih) argument
4041 si_gpio_int_enable(si_t *sih, bool enable) argument
4069 si_socdevram(si_t *sih, bool set, uint8 *enable, uint8 *protect, uint8 *remap) argument
4144 si_socdevram_remap_isenb(si_t *sih) argument
4197 si_socdevram_pkg(si_t *sih) argument
4206 si_socdevram_size(si_t *sih) argument
4254 si_socdevram_remap_size(si_t *sih) argument
4321 si_socram_size(si_t *sih) argument
4386 si_tcm_size(si_t *sih) argument
4448 si_has_flops(si_t *sih) argument
4472 si_query_FMDisabled_from_OTP(si_t *sih, uint16 *FMDisabled) argument
4509 si_eci(si_t *sih) argument
4515 si_seci(si_t *sih) argument
4521 si_gci(si_t *sih) argument
4528 si_eci_init(si_t *sih) argument
4599 si_eci_notify_bt(si_t *sih, uint32 mask, uint32 val, bool interrupt) argument
4653 si_seci_clkreq(si_t *sih, bool enable) argument
4687 si_seci_down(si_t *sih) argument
4737 si_seci_upd(si_t *sih, bool enable) argument
4802 si_seci_init(si_t *sih, uint8 seci_mode) argument
4956 si_gci_init(si_t *sih) argument
4973 si_btcgpiowar(si_t *sih) argument
5005 si_chipcontrl_btshd0_4331(si_t *sih, bool on) argument
5040 si_chipcontrl_restore(si_t *sih, uint32 val) argument
5054 si_chipcontrl_read(si_t *sih) argument
5070 si_chipcontrl_epa4331(si_t *sih, bool on) argument
5108 si_chipcontrl_srom4360(si_t *sih, bool on) argument
5137 si_chipcontrl_epa4331_wowl(si_t *sih, bool enter_wowl) argument
5171 si_pll_reset(si_t *sih) argument
5186 si_epa_4313war(si_t *sih) argument
5205 si_clk_pmu_htavail_set(si_t *sih, bool set_clear) argument
5215 si_pmu_synth_pwrsw_4313_war(si_t *sih) argument
5233 si_btcombo_p250_4313_war(si_t *sih) argument
5252 si_btc_enable_chipcontrol(si_t *sih) argument
5270 si_btcombo_43228_war(si_t *sih) argument
5289 si_deviceremoved(si_t *sih) argument
5308 si_is_sprom_available(si_t *sih) argument
5381 si_is_otp_disabled(si_t *sih) argument
5439 si_is_otp_powered(si_t *sih) argument
5447 si_otp_power(si_t *sih, bool on) argument
5456 si_is_sprom_enabled(si_t *sih) argument
5468 si_sprom_enable(si_t *sih, bool enable) argument
5479 si_cis_source(si_t *sih) argument
5589 si_otp_fabid(si_t *sih, uint16 *fabid, bool rw) argument
5637 si_fabid(si_t *sih) argument
5681 si_get_sromctl(si_t *sih) argument
5700 si_set_sromctl(si_t *sih, uint32 value) argument
5724 si_core_wrapperreg(si_t *sih, uint32 coreidx, uint32 offset, uint32 mask, uint32 val) argument
5746 si_update_masks(si_t *sih) argument
5818 si_force_islanding(si_t *sih, bool enable) argument
5848 si_pmu_res_req_timer_clr(si_t *sih) argument
5863 si_pmu_rfldo(si_t *sih, bool on) argument
5880 si_chipid_override(si_t *sih) argument
5899 si_chiprev_override(si_t *sih) argument
5919 si_pcie_survive_perst(si_t *sih, uint32 mask, uint32 val) argument
5932 si_watchdog_reset(si_t *sih) argument
5952 si_survive_perst_war(si_t *sih, bool reset, uint32 sperst_mask, uint32 sperst_val) argument
5983 si_pcie_ltr_war(si_t *sih) argument
6011 si_corereg_ifup(si_t *sih, uint core_id, uint regoff, uint mask, uint val) argument
6037 si_lowpwr_opt(si_t *sih) argument
6186 jtagm_scmd(si_t *sih, uint ir, uint irw, uint dr, uint drw) argument
6229 si_jtag_ureg_read(si_t *sih, uint num) argument
6236 si_jtag_ureg_write(si_t *sih, uint num, uint data) argument
6245 si_bbpll_war(si_t *sih, uint state) argument
[all...]
H A Dsiutils_priv.h91 #define SI_INFO(sih) (si_info_t *)(uintptr)sih
159 extern void sb_scan(si_t *sih, void *regs, uint devid);
160 extern uint sb_coreid(si_t *sih);
161 extern uint sb_intflag(si_t *sih);
162 extern uint sb_flag(si_t *sih);
163 extern void sb_setint(si_t *sih, int siflag);
164 extern uint sb_corevendor(si_t *sih);
165 extern uint sb_corerev(si_t *sih);
166 extern uint sb_corereg(si_t *sih, uin
[all...]
H A Dnvramstubs.c29 nvram_init(void *sih) argument
36 devinfo_nvram_init(void *sih) argument
49 nvram_exit(void *sih) argument
H A Dhndgige.c37 hndgige_init(si_t *sih, uint32 unit, bool *rgmii) argument
50 ASSERT(sih);
53 idx = si_coreidx(sih);
56 regs = si_setcore(sih, GIGETH_CORE_ID, unit);
59 osh = si_osh(sih);
66 if (!si_iscoreup(sih))
67 si_core_reset(sih, 0, 0);
73 base = si_addrspace(sih, 1);
129 si_setcoreidx(sih, idx);
H A Dsromstubs.c32 srom_var_init(si_t *sih, uint bus, void *curmap, osl_t *osh, char **vars, uint *count) argument
38 srom_read(si_t *sih, uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf, argument
45 srom_write(si_t *sih, uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf) argument
51 srom_var_deinit(si_t *sih) argument
56 srom_otp_write_region_crc(si_t *sih, uint nbytes, uint16* buf16, bool write) argument
H A Dhndpmu.c68 static void si_pmu0_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal);
69 static void si_pmu1_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal);
70 static void si_pmu1_pllinit1(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal);
71 static void si_pmu2_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal);
72 static void si_pmu_pll_off(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 *min_mask,
74 static void si_pmu_pll_off_isdone(si_t *sih, osl_t *osh, chipcregs_t *cc);
75 static void si_pmu_pll_on(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 min_mask,
77 void si_pmu_otp_pllcontrol(si_t *sih, osl_t *osh);
78 void si_pmu_otp_regcontrol(si_t *sih, osl_t *osh);
79 void si_pmu_otp_chipcontrol(si_t *sih, osl_
121 si_pmu_chipcontrol(si_t *sih, uint reg, uint32 mask, uint32 val) argument
129 si_pmu_regcontrol(si_t *sih, uint reg, uint32 mask, uint32 val) argument
137 si_pmu_pllcontrol(si_t *sih, uint reg, uint32 mask, uint32 val) argument
155 si_pmu_pllupd(si_t *sih) argument
164 si_pmu_pllreset(si_t *sih) argument
194 si_pmu_otp_pllcontrol(si_t *sih, osl_t *osh) argument
235 si_pmu_otp_regcontrol(si_t *sih, osl_t *osh) argument
276 si_pmu_otp_chipcontrol(si_t *sih, osl_t *osh) argument
312 si_pmu_set_switcher_voltage(si_t *sih, osl_t *osh, uint8 bb_voltage, uint8 rf_voltage) argument
341 si_pmu_set_ldo_voltage(si_t *sih, osl_t *osh, uint8 ldo, uint8 voltage) argument
555 si_pmu_paref_ldo_enable(si_t *sih, osl_t *osh, bool enable) argument
588 si_pmu_fast_pwrup_delay(si_t *sih, osl_t *osh) argument
765 si_pmu_force_ilp(si_t *sih, osl_t *osh, bool force) argument
793 si_pmu_enb_ht_req(si_t *sih, osl_t *osh, bool enb) argument
1832 si_pmu_res_depfltr_bb(si_t *sih) argument
1839 si_pmu_res_depfltr_ncb(si_t *sih) argument
1848 si_pmu_res_depfltr_paldo(si_t *sih) argument
1855 si_pmu_res_depfltr_npaldo(si_t *sih) argument
1868 si_pmu_res_masks(si_t *sih, uint32 *pmin, uint32 *pmax) argument
2176 si_pmu_res_init(si_t *sih, osl_t *osh) argument
2581 si_pmu0_sbclk4328(si_t *sih, int freq) argument
2636 si_pmu0_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
2734 si_pmu0_alpclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
2753 si_pmu0_cpuclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
3197 si_pmu1_xtaltab0(si_t *sih) argument
3236 si_pmu1_xtaldef0(si_t *sih) argument
3290 si_pmu1_pllfvco0(si_t *sih) argument
3335 si_pmu1_alpclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
3360 si_pmu_htclk_mask(si_t *sih) argument
3411 si_pmu_minresmask_htavail_set(si_t *sih, osl_t *osh, bool set_clear) argument
3437 si_pll_minresmask_reset(si_t *sih, osl_t *osh) argument
3470 si_pmu_def_alp_clock(si_t *sih, osl_t *osh) argument
3498 si_pmu_pllctrlreg_update(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal, uint8 spur_mode, const pllctrl_data_t *pllctrlreg_update, uint32 array_size, const uint32 *pllctrlreg_val) argument
3548 si_pmu_update_pllcontrol(si_t *sih, osl_t *osh, uint32 xtal, bool update_required) argument
3900 si_pmu_pll_off(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 *min_mask, uint32 *max_mask, uint32 *clk_ctl_st) argument
3942 si_pmu_pll_off_PARR(si_t *sih, osl_t *osh, uint32 *min_mask, uint32 *max_mask, uint32 *clk_ctl_st) argument
3986 si_pmu_pll_off_isdone(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4002 si_pmu_pll_on(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 min_mask_mask, uint32 max_mask_mask, uint32 clk_ctl_st_mask) argument
4038 si_pmu2_xtaldef0(si_t *sih) argument
4070 si_pmu2_xtaltab0(si_t *sih) argument
4095 si_pmu2_pll_vars_init(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4148 si_pmu2_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
4243 si_pmu2_cpuclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4280 si_pmu2_alpclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4315 si_pmu1_pllinit1(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
4378 si_pmu1_pllinit0(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 xtal) argument
4626 si_pmu1_cpuclk0(si_t *sih, osl_t *osh, chipcregs_t *cc) argument
4689 si_mac_clk(si_t *sih, osl_t *osh) argument
4724 si_pmu_is_autoresetphyclk_disabled(si_t *sih, osl_t *osh) argument
4751 si_set_bb_vcofreq_frac(si_t *sih, osl_t *osh, int vcofreq, int frac, int xtalfreq) argument
4815 si_pmu_get_bb_vcofreq(si_t *sih, osl_t *osh, int xtalfreq) argument
4873 si_pmu_pll_init(si_t *sih, osl_t *osh, uint xtalfreq) argument
5011 si_pmu_alp_clock(si_t *sih, osl_t *osh) argument
5114 si_pmu5_clock(si_t *sih, osl_t *osh, chipcregs_t *cc, uint pll0, uint m) argument
5166 si_4706_pmu_clock(si_t *sih, osl_t *osh, chipcregs_t *cc, uint pll0, uint m) argument
5205 si_pmu_si_clock(si_t *sih, osl_t *osh) argument
5313 si_pmu_cpu_clock(si_t *sih, osl_t *osh) argument
5390 si_pmu_mem_clock(si_t *sih, osl_t *osh) argument
5464 si_pmu_ilp_clock(si_t *sih, osl_t *osh) argument
5565 si_sdiod_drive_strength_init(si_t *sih, osl_t *osh, uint32 drivestrength) argument
5650 si_pmu_init(si_t *sih, osl_t *osh) argument
5699 si_pmu_res_uptime(si_t *sih, osl_t *osh, chipcregs_t *cc, uint8 rsrc) argument
5740 si_pmu_res_deps(si_t *sih, osl_t *osh, chipcregs_t *cc, uint32 rsrcs, bool all) argument
5760 si_pmu_otp_power(si_t *sih, osl_t *osh, bool on) argument
5870 si_pmu_rcal(si_t *sih, osl_t *osh) argument
6014 si_pmu_spuravoid(si_t *sih, osl_t *osh, uint8 spuravoid) argument
6069 si_pmu_spuravoid_isdone(si_t *sih, osl_t *osh, uint32 min_res_mask, uint32 max_res_mask, uint32 clk_ctl_st, uint8 spuravoid) argument
6167 si_pmu_spuravoid_pllupdate(si_t *sih, chipcregs_t *cc, osl_t *osh, uint8 spuravoid) argument
6596 si_pmu_cal_fvco(si_t *sih, osl_t *osh) argument
6655 si_pmu_gband_spurwar(si_t *sih, osl_t *osh) argument
6726 si_pmu_is_otp_powered(si_t *sih, osl_t *osh) argument
6819 si_pmu_sprom_enable(si_t *sih, osl_t *osh, bool enable) argument
6857 si_pmu_is_sprom_enabled(si_t *sih, osl_t *osh) argument
6891 si_pmu_set_lpoclk(si_t *sih, osl_t *osh) argument
6987 si_pmu_chip_init(si_t *sih, osl_t *osh) argument
7128 si_pmu_swreg_init(si_t *sih, osl_t *osh) argument
7240 si_pmu_radio_enable(si_t *sih, bool enable) argument
7283 si_pmu_waitforclk_on_backplane(si_t *sih, osl_t *osh, uint32 clk, uint32 delay_val) argument
7312 si_pmu_measure_alpclk(si_t *sih, osl_t *osh) argument
7366 si_pmu_set_4330_plldivs(si_t *sih, uint8 dacrate) argument
7401 si_pmu_cbuckout_to_vreg_ctrl(si_t *sih, uint16 cbuck_mv) argument
7414 si_pmu_res_minmax_update(si_t *sih, osl_t *osh) argument
[all...]
H A Dhndpci.c161 config_cmd(si_t *sih, uint coreunit, uint bus, uint dev, uint func, uint off) argument
172 osh = si_osh(sih);
174 coreidx = si_coreidx(sih);
175 pci = (sbpciregs_t *)si_setcore(sih, PCI_CORE_ID, coreunit);
182 pcie = (sbpcieregs_t *)si_setcore(sih, PCIE_CORE_ID, coreunit);
188 (pcie_readreg(sih, pcie, PCIE_PCIEREGS,
192 si_setcoreidx(sih, coreidx);
229 si_setcoreidx(sih, coreidx);
245 si_pcihb_read_config(si_t *sih, uint coreunit, uint bus, uint dev, uint func, argument
260 osh = si_osh(sih);
297 extpci_read_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
345 extpci_write_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
446 si_pcid_read_config(si_t *sih, uint coreidx, si_pci_cfg_t *cfg, uint off, uint len) argument
479 si_pcid_write_config(si_t *sih, uint coreidx, si_pci_cfg_t *cfg, uint off, uint len) argument
515 si_read_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
547 si_write_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
611 hndpci_read_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
620 hndpci_write_config(si_t *sih, uint bus, uint dev, uint func, uint off, void *buf, int len) argument
637 hndpci_find_pci_capability(si_t *sih, uint bus, uint dev, uint func, uint8 req_cap_id, uchar *buf, uint32 *buflen) argument
702 hndpci_init_pci(si_t *sih, uint coreunit) argument
953 hndpci_arb_park(si_t *sih, uint parkid) argument
995 hndpci_deinit_pci(si_t *sih, uint coreunit) argument
1026 hndpci_deinit(si_t *sih) argument
1036 hndpci_init_regions(si_t *sih, uint func, pci_config_regs *cfg, si_bar_cfg_t *bar) argument
1083 hndpci_init_cores(si_t *sih) argument
1206 hndpci_init(si_t *sih) argument
[all...]
H A Dhndsflash.c34 hndsflash_t *ccsflash_init(si_t *sih);
35 hndsflash_t *spiflash_init(si_t *sih);
39 hndsflash_init(si_t *sih) argument
43 ASSERT(sih);
50 origidx = si_coreidx(sih);
54 hndsflash = ccsflash_init(sih);
58 hndsflash = spiflash_init(sih);
61 si_setcoreidx(sih, origidx);
H A Dnicpci.c41 si_t *sih; /* System interconnect handle */ member in struct:__anon11565
87 #define PCIE_GEN1(sih) ((BUSTYPE((sih)->bustype) == PCI_BUS) && \
88 ((sih)->buscoretype == PCIE_CORE_ID))
89 #define PCIE_GEN2(sih) ((BUSTYPE((sih)->bustype) == PCI_BUS) && \
90 ((sih)->buscoretype == PCIE2_CORE_ID))
91 #define PCIE(sih) (PCIE_GEN1(sih) || PCIE_GEN2(sih))
134 pcicore_init(si_t *sih, osl_t *osh, void *regs) argument
251 pcie_readreg(si_t *sih, sbpcieregs_t *pcieregs, uint addrtype, uint offset) argument
286 pcie_writereg(si_t *sih, sbpcieregs_t *pcieregs, uint addrtype, uint offset, uint val) argument
690 si_t *sih = pi->sih; local
714 si_t *sih = pi->sih; local
738 si_t *sih = pi->sih; local
758 si_t *sih = pi->sih; local
826 si_t *sih = pi->sih; local
944 si_t *sih = pi->sih; local
1019 si_t *sih = pi->sih; local
1049 si_t *sih; local
1142 si_t *sih = pi->sih; local
1155 si_t *sih = pi->sih; local
1176 si_t *sih = pi->sih; local
1194 si_t *sih = pi->sih; local
1227 si_t *sih = pi->sih; local
1250 si_t *sih = pi->sih; local
1786 si_t *sih = pi->sih; local
[all...]
H A Dhndmips.c77 si_getirq(si_t *sih) argument
86 osh = si_osh(sih);
87 flag = si_flag(sih);
89 idx = si_coreidx(sih);
91 if ((regs = si_setcore(sih, MIPS74K_CORE_ID, 0)) != NULL) {
100 } else if ((regs = si_setcore(sih, MIPS33_CORE_ID, 0)) != NULL) {
119 si_setcoreidx(sih, idx);
129 si_irq(si_t *sih) argument
131 uint irq = si_getirq(sih);
133 irq = si_flag(sih)
139 si_clearirq(si_t *sih, uint irq) argument
166 si_setirq(si_t *sih, uint irq, uint coreid, uint coreunit) argument
217 si_mips_init(si_t *sih, uint shirqmap) argument
330 si_cpu_clock(si_t *sih) argument
386 si_mem_clock(si_t *sih) argument
423 do_router_coma(si_t *sih, void *dmem, int delay) argument
753 si_router_coma(si_t *sih, int reset, int delay) argument
810 mips_pmu_setclock_4706(si_t *sih, uint32 mipsclock, uint32 ddrclock, uint32 axiclock) argument
909 mips_pmu_setclock(si_t *sih, uint32 mipsclock, uint32 ddrclock, uint32 axiclock) argument
1186 si_mips_setclock(si_t *sih, uint32 mipsclock, uint32 siclock, uint32 pciclock) argument
1772 si_memc_get_ncdl(si_t *sih) argument
1820 hnd_cpu_reset(si_t *sih) argument
[all...]
H A Dhndchipc.c73 BCMATTACHFN(si_serial_init)(si_t *sih, si_serial_init_fn add) argument
82 osh = si_osh(sih);
84 cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_IDX);
88 rev = sih->ccrev;
89 cap = sih->cccaps;
93 irq = si_irq(sih);
95 if (CCPLL_ENAB(sih) && pll == PLL_TYPE1) {
104 baud_base = si_alp_clock(sih);
115 baud_base = si_clock(sih);
153 hnd_jtagm_init(si_t *sih, uin argument
195 hnd_jtagm_disable(si_t *sih, void *h) argument
226 jtag_scan(si_t *sih, void *h, uint irsz, uint32 ir0, uint32 ir1, uint drsz, uint32 dr0, uint32 *dr1, bool rti) argument
296 si_cc_register_isr(si_t *sih, cc_isr_fn isr, uint32 ccintmask, void *cbdata) argument
335 si_cc_isr(si_t *sih, chipcregs_t *regs) argument
[all...]
H A Dsflash.c49 sflash_init(si_t *sih, chipcregs_t *cc) argument
55 ASSERT(sih);
57 osh = si_osh(sih);
61 sflash.type = sih->cccaps & CC_CAP_FLASH_MASK;
241 sflash_read(si_t *sih, chipcregs_t *cc, uint offset, uint len, uchar *buf) argument
246 ASSERT(sih);
261 if (sih->ccrev == 12)
291 sflash_poll(si_t *sih, chipcregs_t *cc, uint offset) argument
295 ASSERT(sih);
297 osh = si_osh(sih);
332 sflash_write(si_t *sih, chipcregs_t *cc, uint offset, uint length, const uchar *buffer) argument
500 sflash_erase(si_t *sih, chipcregs_t *cc, uint offset) argument
537 sflash_commit(si_t *sih, chipcregs_t *cc, uint offset, uint len, const uchar *buf) argument
[all...]
/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/shared/nvram/
H A Dnvram_rw.c122 si_t *sih; local
124 sih = (si_t *)si;
135 si_gpioouten(sih, ((uint32) 1 << gpio), 0, GPIO_DRV_PRIORITY);
147 si_t * sih = (si_t *)si;
149 if ((gpio = nvram_resetgpio_init((void *)sih)) < 0)
154 if (si_gpioin(sih) & ((uint32) 1 << gpio))
169 BCMINITFN(find_nvram)(si_t *sih, bool embonly, bool *isemb) argument
179 if ((sih->ccrev == 38) && ((sih->chipst & (1 << 4)) != 0)) {
189 if ((cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_ID
240 si_t *sih; local
293 si_t *sih; local
[all...]

Completed in 265 milliseconds

123