Searched refs:AR_STA_ID1 (Results 1 - 25 of 30) sorted by relevance

12

/freebsd-current/sys/dev/ath/ath_hal/ar5211/
H A Dar5211_beacon.c108 val = OS_REG_READ(ah, AR_STA_ID1);
111 OS_REG_WRITE(ah, AR_STA_ID1,
132 OS_REG_WRITE(ah, AR_STA_ID1,
133 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF);
145 OS_REG_WRITE(ah, AR_STA_ID1,
146 OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
H A Dar5211_power.c65 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
77 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
90 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
H A Dar5211_reset.c241 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) & AR_STA_ID1_BASE_RATE_11B;
377 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
2093 val = OS_REG_READ(ah, AR_STA_ID1) & 0xffff;
2096 OS_REG_WRITE(ah, AR_STA_ID1, val
2102 OS_REG_WRITE(ah, AR_STA_ID1, val
2109 OS_REG_WRITE(ah, AR_STA_ID1, val
H A Dar5211_misc.c510 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
513 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
/freebsd-current/sys/dev/ath/ath_hal/ar5210/
H A Dar5210_beacon.c99 val = OS_REG_READ(ah, AR_STA_ID1);
102 OS_REG_WRITE(ah, AR_STA_ID1,
126 OS_REG_WRITE(ah, AR_STA_ID1,
127 (OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_DEFAULT_ANTENNA)
140 OS_REG_WRITE(ah, AR_STA_ID1,
141 OS_REG_READ(ah, AR_STA_ID1) &~ (AR_STA_ID1_DEFAULT_ANTENNA | AR_STA_ID1_PCF));
H A Dar5210_power.c34 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
76 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
88 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
H A Dar5210_misc.c275 uint32_t val = OS_REG_READ(ah, AR_STA_ID1);
282 uint32_t val = OS_REG_READ(ah, AR_STA_ID1);
288 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_DEFAULT_ANTENNA);
323 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL);
325 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL);
508 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
511 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
H A Dar5210_reset.c127 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4));
314 val = OS_REG_READ(ah, AR_STA_ID1) & 0xffff;
317 OS_REG_WRITE(ah, AR_STA_ID1, val
324 OS_REG_WRITE(ah, AR_STA_ID1, val
331 OS_REG_WRITE(ah, AR_STA_ID1, val
337 OS_REG_WRITE(ah, AR_STA_ID1, val
H A Dar5210reg.h69 #define AR_STA_ID1 0x8004 /* Upper 16bits of MAC address */ macro
/freebsd-current/sys/dev/ath/ath_hal/ar5212/
H A Dar5212_power.c84 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
97 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
110 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
H A Dar5212_beacon.c132 val = OS_REG_READ(ah, AR_STA_ID1);
135 OS_REG_WRITE(ah, AR_STA_ID1,
155 OS_REG_WRITE(ah, AR_STA_ID1,
156 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF);
168 OS_REG_WRITE(ah, AR_STA_ID1,
169 OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
H A Dar5212_misc.c319 reg = OS_REG_READ(ah, AR_STA_ID1);
321 OS_REG_WRITE(ah, AR_STA_ID1, reg | AR_STA_ID1_BASE_RATE_11B);
323 OS_REG_WRITE(ah, AR_STA_ID1, reg &~ AR_STA_ID1_BASE_RATE_11B);
535 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
538 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
H A Dar5212_reset.c242 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
426 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
806 val = OS_REG_READ(ah, AR_STA_ID1);
810 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_STA_AP
815 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_ADHOC
821 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_KSRCH_MODE);
/freebsd-current/sys/dev/ath/ath_hal/ar5416/
H A Dar5416_power.c82 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
94 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
114 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
H A Dar5416_beacon.c136 val = OS_REG_READ(ah, AR_STA_ID1);
139 OS_REG_WRITE(ah, AR_STA_ID1,
H A Dar5416_reset.c159 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
272 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
390 OS_REG_WRITE(ah, AR_STA_ID1,
391 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PRESERVE_SEQNUM);
463 reg = (OS_REG_READ(ah, AR_STA_ID1) | (1<<22));
464 OS_REG_WRITE(ah,AR_STA_ID1, reg);
/freebsd-current/sys/contrib/dev/athk/
H A Dhw.c124 id1 = REG_READ(ah, AR_STA_ID1) & ~AR_STA_ID1_SADH_MASK;
126 REG_WRITE(ah, AR_STA_ID1, id1);
H A Dreg.h27 #define AR_STA_ID1 0x8004 macro
/freebsd-current/tools/tools/ath/common/
H A Ddumpregs_5210.c72 DEFBASICfmt(AR_STA_ID1, "STA_ID1", AR_STA_ID1_BITS),
H A Ddumpregs_5211.c236 DEFBASICfmt(AR_STA_ID1, "STA_ID1", AR_STA_ID1_BITS),
H A Ddumpregs_5212.c270 DEFBASICfmt(AR_STA_ID1, "STA_ID1",
H A Ddumpregs_5416.c306 DEFBASICfmt(AR_STA_ID1, "STA_ID1",
/freebsd-current/sys/contrib/dev/ath/ath_hal/ar9300/
H A Dar9300_power.c534 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
548 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
600 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
988 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
1371 OS_REG_WRITE(ah, AR_STA_ID1,
1372 OS_REG_READ(ah, AR_STA_ID1) & ~AR_STA_ID1_PRESERVE_SEQNUM);
H A Dar9300_reset.c1366 val = OS_REG_READ(ah, AR_STA_ID1);
1370 OS_REG_WRITE(ah, AR_STA_ID1,
1375 OS_REG_WRITE(ah, AR_STA_ID1,
1381 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_KSRCH_MODE);
4862 mac_sta_id1 = OS_REG_READ(ah, AR_STA_ID1) & AR_STA_ID1_BASE_RATE_11B;
4976 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
5070 OS_REG_WRITE(ah, AR_STA_ID1,
5071 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PRESERVE_SEQNUM);
/freebsd-current/sys/dev/ath/ath_hal/ar5312/
H A Dar5312_reset.c192 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
348 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)

Completed in 229 milliseconds

12