Searched refs:AR_STA_ID1 (Results 1 - 25 of 28) sorted by relevance

12

/freebsd-10.0-release/sys/dev/ath/ath_hal/ar5210/
H A Dar5210_beacon.c99 val = OS_REG_READ(ah, AR_STA_ID1);
102 OS_REG_WRITE(ah, AR_STA_ID1,
126 OS_REG_WRITE(ah, AR_STA_ID1,
127 (OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_DEFAULT_ANTENNA)
140 OS_REG_WRITE(ah, AR_STA_ID1,
141 OS_REG_READ(ah, AR_STA_ID1) &~ (AR_STA_ID1_DEFAULT_ANTENNA | AR_STA_ID1_PCF));
H A Dar5210_power.c34 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
76 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
88 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
H A Dar5210_misc.c275 uint32_t val = OS_REG_READ(ah, AR_STA_ID1);
282 uint32_t val = OS_REG_READ(ah, AR_STA_ID1);
288 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_DEFAULT_ANTENNA);
322 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL);
324 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL);
507 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
510 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
H A Dar5210_reset.c126 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4));
309 val = OS_REG_READ(ah, AR_STA_ID1) & 0xffff;
312 OS_REG_WRITE(ah, AR_STA_ID1, val
319 OS_REG_WRITE(ah, AR_STA_ID1, val
326 OS_REG_WRITE(ah, AR_STA_ID1, val
332 OS_REG_WRITE(ah, AR_STA_ID1, val
H A Dar5210reg.h69 #define AR_STA_ID1 0x8004 /* Upper 16bits of MAC address */ macro
/freebsd-10.0-release/sys/dev/ath/ath_hal/ar5211/
H A Dar5211_beacon.c108 val = OS_REG_READ(ah, AR_STA_ID1);
111 OS_REG_WRITE(ah, AR_STA_ID1,
132 OS_REG_WRITE(ah, AR_STA_ID1,
133 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF);
145 OS_REG_WRITE(ah, AR_STA_ID1,
146 OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
H A Dar5211_power.c65 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
77 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
90 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
H A Dar5211_reset.c240 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) & AR_STA_ID1_BASE_RATE_11B;
376 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
2092 val = OS_REG_READ(ah, AR_STA_ID1) & 0xffff;
2095 OS_REG_WRITE(ah, AR_STA_ID1, val
2101 OS_REG_WRITE(ah, AR_STA_ID1, val
2108 OS_REG_WRITE(ah, AR_STA_ID1, val
H A Dar5211_misc.c510 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
513 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
H A Dar5211reg.h239 #define AR_STA_ID1 0x8004 /* station ID1 - upper 16 bits */ macro
/freebsd-10.0-release/sys/dev/ath/ath_hal/ar5212/
H A Dar5212_power.c84 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
97 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
110 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
H A Dar5212_beacon.c132 val = OS_REG_READ(ah, AR_STA_ID1);
135 OS_REG_WRITE(ah, AR_STA_ID1,
155 OS_REG_WRITE(ah, AR_STA_ID1,
156 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF);
168 OS_REG_WRITE(ah, AR_STA_ID1,
169 OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
H A Dar5212_misc.c319 reg = OS_REG_READ(ah, AR_STA_ID1);
321 OS_REG_WRITE(ah, AR_STA_ID1, reg | AR_STA_ID1_BASE_RATE_11B);
323 OS_REG_WRITE(ah, AR_STA_ID1, reg &~ AR_STA_ID1_BASE_RATE_11B);
535 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
538 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
H A Dar5212_reset.c239 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
423 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
803 val = OS_REG_READ(ah, AR_STA_ID1);
807 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_STA_AP
812 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_ADHOC
818 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_KSRCH_MODE);
/freebsd-10.0-release/sys/dev/ath/ath_hal/ar5416/
H A Dar5416_power.c82 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
94 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
114 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
H A Dar5416_beacon.c136 val = OS_REG_READ(ah, AR_STA_ID1);
139 OS_REG_WRITE(ah, AR_STA_ID1,
H A Dar5416_reset.c156 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
267 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
386 OS_REG_WRITE(ah, AR_STA_ID1,
387 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PRESERVE_SEQNUM);
459 reg = (OS_REG_READ(ah, AR_STA_ID1) | (1<<22));
460 OS_REG_WRITE(ah,AR_STA_ID1, reg);
/freebsd-10.0-release/tools/tools/ath/common/
H A Ddumpregs_5210.c73 DEFBASICfmt(AR_STA_ID1, "STA_ID1", AR_STA_ID1_BITS),
H A Ddumpregs_5211.c237 DEFBASICfmt(AR_STA_ID1, "STA_ID1", AR_STA_ID1_BITS),
H A Ddumpregs_5212.c271 DEFBASICfmt(AR_STA_ID1, "STA_ID1",
H A Ddumpregs_5416.c307 DEFBASICfmt(AR_STA_ID1, "STA_ID1",
/freebsd-10.0-release/sys/contrib/dev/ath/ath_hal/ar9300/
H A Dar9300_power.c534 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
548 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
600 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
976 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
1359 OS_REG_WRITE(ah, AR_STA_ID1,
1360 OS_REG_READ(ah, AR_STA_ID1) & ~AR_STA_ID1_PRESERVE_SEQNUM);
H A Dar9300_reset.c1314 val = OS_REG_READ(ah, AR_STA_ID1);
1318 OS_REG_WRITE(ah, AR_STA_ID1,
1323 OS_REG_WRITE(ah, AR_STA_ID1,
1329 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_KSRCH_MODE);
4582 mac_sta_id1 = OS_REG_READ(ah, AR_STA_ID1) & AR_STA_ID1_BASE_RATE_11B;
4679 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
4773 OS_REG_WRITE(ah, AR_STA_ID1,
4774 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PRESERVE_SEQNUM);
H A Dar9300_misc.c388 reg = OS_REG_READ(ah, AR_STA_ID1);
390 OS_REG_WRITE(ah, AR_STA_ID1, reg | AR_STA_ID1_BASE_RATE_11B);
392 OS_REG_WRITE(ah, AR_STA_ID1, reg &~ AR_STA_ID1_BASE_RATE_11B);
751 if (OS_REG_READ(ah, AR_STA_ID1) & AR_STA_ID1_ADHOC) {
/freebsd-10.0-release/sys/dev/ath/ath_hal/ar5312/
H A Dar5312_reset.c190 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
346 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)

Completed in 319 milliseconds

12