/netgear-WNDR4500-V1.0.1.40_1.0.68/src/linux/linux-2.6/arch/arm/mm/ |
H A D | cache-v4wt.S | 23 #define CACHE_DLINESIZE 32 define 84 add r0, r0, #CACHE_DLINESIZE 113 bic r0, r0, #CACHE_DLINESIZE - 1 115 add r0, r0, #CACHE_DLINESIZE 146 bic r0, r0, #CACHE_DLINESIZE - 1 148 add r0, r0, #CACHE_DLINESIZE
|
H A D | cache-v4wb.S | 19 #define CACHE_DLINESIZE 32 define 109 add r0, r0, #CACHE_DLINESIZE 152 bic r0, r0, #CACHE_DLINESIZE - 1 155 add r0, r0, #CACHE_DLINESIZE 176 tst r0, #CACHE_DLINESIZE - 1 177 bic r0, r0, #CACHE_DLINESIZE - 1 179 tst r1, #CACHE_DLINESIZE - 1 182 add r0, r0, #CACHE_DLINESIZE 197 bic r0, r0, #CACHE_DLINESIZE - 1 199 add r0, r0, #CACHE_DLINESIZE [all...] |
H A D | proc-arm1020e.S | 52 #define CACHE_DLINESIZE 32 define 178 add r0, r0, #CACHE_DLINESIZE 213 bic r0, r0, #CACHE_DLINESIZE - 1 221 add r0, r0, #CACHE_DLINESIZE 240 add r0, r0, #CACHE_DLINESIZE 263 tst r0, #CACHE_DLINESIZE - 1 264 bic r0, r0, #CACHE_DLINESIZE - 1 266 tst r1, #CACHE_DLINESIZE - 1 269 add r0, r0, #CACHE_DLINESIZE 289 bic r0, r0, #CACHE_DLINESIZE [all...] |
H A D | proc-arm1022.S | 41 #define CACHE_DLINESIZE 32 define 166 add r0, r0, #CACHE_DLINESIZE 202 bic r0, r0, #CACHE_DLINESIZE - 1 210 add r0, r0, #CACHE_DLINESIZE 229 add r0, r0, #CACHE_DLINESIZE 252 tst r0, #CACHE_DLINESIZE - 1 253 bic r0, r0, #CACHE_DLINESIZE - 1 255 tst r1, #CACHE_DLINESIZE - 1 258 add r0, r0, #CACHE_DLINESIZE 278 bic r0, r0, #CACHE_DLINESIZE [all...] |
H A D | proc-arm1026.S | 41 #define CACHE_DLINESIZE 32 define 161 add r0, r0, #CACHE_DLINESIZE 196 bic r0, r0, #CACHE_DLINESIZE - 1 204 add r0, r0, #CACHE_DLINESIZE 223 add r0, r0, #CACHE_DLINESIZE 246 tst r0, #CACHE_DLINESIZE - 1 247 bic r0, r0, #CACHE_DLINESIZE - 1 249 tst r1, #CACHE_DLINESIZE - 1 252 add r0, r0, #CACHE_DLINESIZE 272 bic r0, r0, #CACHE_DLINESIZE [all...] |
H A D | proc-arm920.S | 41 #define CACHE_DLINESIZE 32 define 169 add r0, r0, #CACHE_DLINESIZE 200 bic r0, r0, #CACHE_DLINESIZE - 1 203 add r0, r0, #CACHE_DLINESIZE 220 add r0, r0, #CACHE_DLINESIZE 242 tst r0, #CACHE_DLINESIZE - 1 243 bic r0, r0, #CACHE_DLINESIZE - 1 245 tst r1, #CACHE_DLINESIZE - 1 248 add r0, r0, #CACHE_DLINESIZE 265 bic r0, r0, #CACHE_DLINESIZE [all...] |
H A D | proc-arm922.S | 42 #define CACHE_DLINESIZE 32 define 171 add r0, r0, #CACHE_DLINESIZE 202 bic r0, r0, #CACHE_DLINESIZE - 1 205 add r0, r0, #CACHE_DLINESIZE 222 add r0, r0, #CACHE_DLINESIZE 244 tst r0, #CACHE_DLINESIZE - 1 245 bic r0, r0, #CACHE_DLINESIZE - 1 247 tst r1, #CACHE_DLINESIZE - 1 250 add r0, r0, #CACHE_DLINESIZE 267 bic r0, r0, #CACHE_DLINESIZE [all...] |
H A D | proc-arm946.S | 26 #define CACHE_DLINESIZE 32 /* fixed */ define 28 #define CACHE_DENTRIES (CACHE_DSIZE / CACHE_DSEGMENTS / CACHE_DLINESIZE) 132 add r0, r0, #CACHE_DLINESIZE 135 add r0, r0, #CACHE_DLINESIZE 139 add r0, r0, #CACHE_DLINESIZE 142 add r0, r0, #CACHE_DLINESIZE 175 bic r0, r0, #CACHE_DLINESIZE - 1 178 add r0, r0, #CACHE_DLINESIZE 196 add r0, r0, #CACHE_DLINESIZE 218 tst r0, #CACHE_DLINESIZE [all...] |
H A D | proc-arm925.S | 16 #define CACHE_DLINESIZE 16 define 153 add r0, r0, #CACHE_DLINESIZE 156 add r0, r0, #CACHE_DLINESIZE 160 add r0, r0, #CACHE_DLINESIZE 163 add r0, r0, #CACHE_DLINESIZE 195 bic r0, r0, #CACHE_DLINESIZE - 1 198 add r0, r0, #CACHE_DLINESIZE 215 add r0, r0, #CACHE_DLINESIZE 238 tst r0, #CACHE_DLINESIZE - 1 240 tst r1, #CACHE_DLINESIZE [all...] |
H A D | proc-arm926.S | 51 #define CACHE_DLINESIZE 32 define 161 add r0, r0, #CACHE_DLINESIZE 164 add r0, r0, #CACHE_DLINESIZE 168 add r0, r0, #CACHE_DLINESIZE 171 add r0, r0, #CACHE_DLINESIZE 203 bic r0, r0, #CACHE_DLINESIZE - 1 206 add r0, r0, #CACHE_DLINESIZE 223 add r0, r0, #CACHE_DLINESIZE 246 tst r0, #CACHE_DLINESIZE - 1 248 tst r1, #CACHE_DLINESIZE [all...] |
H A D | proc-arm1020.S | 52 #define CACHE_DLINESIZE 32 define 181 add r0, r0, #CACHE_DLINESIZE 217 bic r0, r0, #CACHE_DLINESIZE - 1 227 add r0, r0, #CACHE_DLINESIZE 247 add r0, r0, #CACHE_DLINESIZE 270 tst r0, #CACHE_DLINESIZE - 1 271 bic r0, r0, #CACHE_DLINESIZE - 1 275 tst r1, #CACHE_DLINESIZE - 1 280 add r0, r0, #CACHE_DLINESIZE 300 bic r0, r0, #CACHE_DLINESIZE [all...] |
H A D | proc-arm940.S | 20 #define CACHE_DLINESIZE 16 define
|