Searched refs:vuip (Results 1 - 23 of 23) sorted by last modified time

/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/linux/linux-2.6/include/asm-alpha/
H A Dcore_apecs.h325 #define vuip volatile unsigned int __force * macro
370 *(vuip) ((addr << 5) + base_and_type) = w;
406 *(vuip) ((addr << 5) + base_and_type) = w;
414 return *(vuip)addr;
422 *(vuip)addr = b;
449 #undef vuip macro
H A Dcore_cia.h341 #define vuip volatile unsigned int __force * macro
373 *(vuip) ((addr << 5) + base_and_type) = w;
403 *(vuip) ((addr << 5) + base_and_type) = w;
411 return *(vuip)addr;
419 *(vuip)addr = b;
465 #undef vuip macro
H A Dcore_lca.h219 #define vuip volatile unsigned int __force * macro
265 *(vuip) ((addr << 5) + base_and_type) = w;
301 *(vuip) ((addr << 5) + base_and_type) = w;
309 return *(vuip)addr;
317 *(vuip)addr = b;
342 #undef vuip macro
H A Dcore_mcpcia.h249 #define vuip volatile unsigned int __force * macro
290 *(vuip) ((addr << 5) + hose + 0x00) = w;
314 *(vuip) ((addr << 5) + hose + 0x08) = w;
324 return *(vuip)addr;
334 *(vuip)addr = b;
363 #undef vuip macro
H A Dcore_t2.h357 #define vuip volatile unsigned int * macro
370 *(vuip) ((addr << 5) + T2_IO + 0x00) = w;
385 *(vuip) ((addr << 5) + T2_IO + 0x08) = w;
391 return *(vuip) ((addr << 5) + T2_IO + 0x18);
396 *(vuip) ((addr << 5) + T2_IO + 0x18) = b;
469 result = *(vuip) ((addr << 5) + T2_SPARSE_MEM + 0x08);
487 result = *(vuip) ((addr << 5) + T2_SPARSE_MEM + 0x18);
502 r0 = *(vuip)(work);
503 r1 = *(vuip)(work + (4 << 5));
518 *(vuip) ((add
615 #undef vuip macro
[all...]
H A Djensen.h99 #define vuip volatile unsigned int * macro
115 return 0xff & *(vuip)((addr << 9) + EISA_VL82C106);
120 *(vuip)((addr << 9) + EISA_VL82C106) = b;
136 *(vuip)((addr << 7) + EISA_IO + 0x00) = b * 0x01010101;
182 return *(vuip) ((addr << 7) + EISA_IO + 0x60);
188 *(vuip) ((addr << 7) + EISA_IO + 0x20) = b * 0x00010001;
195 *(vuip) ((addr << 7) + EISA_IO + 0x60) = b;
232 return *(vuip) ((addr << 7) + EISA_MEM + 0x60);
243 r0 = *(vuip) (addr);
244 r1 = *(vuip) (add
328 #undef vuip macro
[all...]
/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/linux/linux-2.6/arch/alpha/kernel/
H A Dcore_apecs.c46 #define vuip volatile unsigned int * macro
136 stat0 = *(vuip)APECS_IOC_DCSR;
137 *(vuip)APECS_IOC_DCSR = stat0;
143 haxr2 = *(vuip)APECS_IOC_HAXR2;
145 *(vuip)APECS_IOC_HAXR2 = haxr2 | 1;
157 asm volatile("ldl %0,%1; mb; mb" : "=r"(value) : "m"(*(vuip)addr)
177 stat0 = *(vuip)APECS_IOC_DCSR;
188 *(vuip)APECS_IOC_DCSR = stat0;
196 *(vuip)APECS_IOC_HAXR2 = haxr2 & ~1;
214 stat0 = *(vuip)APECS_IOC_DCS
[all...]
H A Dcore_irongate.c120 *value = *(vuip)addr;
149 *(vuip)addr = value;
151 *(vuip)addr;
H A Dcore_lca.c142 value = *(vuip)addr;
179 *(vuip)addr = value;
H A Dcore_marvel.c548 *value = *(vuip)addr;
578 *(vuip)addr = value;
580 *(vuip)addr;
1079 vuip addr;
1085 addr = (vuip)build_conf_addr(h, 0, PCI_DEVFN(5, 0), 0);
H A Dcore_mcpcia.c101 stat0 = *(vuip)MCPCIA_CAP_ERR(mid);
102 *(vuip)MCPCIA_CAP_ERR(mid) = stat0;
104 temp = *(vuip)MCPCIA_CAP_ERR(mid);
115 value = *((vuip)addr);
146 stat0 = *(vuip)MCPCIA_CAP_ERR(mid);
147 *(vuip)MCPCIA_CAP_ERR(mid) = stat0; mb();
148 temp = *(vuip)MCPCIA_CAP_ERR(mid);
157 *((vuip)addr) = value;
160 temp = *(vuip)MCPCIA_CAP_ERR(mid); /* read to force the write */
249 *(vuip)MCPCIA_SG_TBI
[all...]
H A Dcore_polaris.c100 *value = *(vuip)addr;
130 *(vuip)addr = value;
132 *(vuip)addr;
H A Dcore_t2.c203 value = *(vuip)addr;
255 *(vuip)addr = value;
H A Dcore_titan.c158 *value = *(vuip)addr;
187 *(vuip)addr = value;
189 *(vuip)addr;
H A Dcore_tsunami.c131 *value = *(vuip)addr;
160 *(vuip)addr = value;
162 *(vuip)addr;
H A Dcore_wildfire.c373 *value = *(vuip)addr;
402 *(vuip)addr = value;
404 *(vuip)addr;
H A Dirq_i8259.c148 int j = *(vuip) IACK_SC;
H A Dirq_pyxis.c117 *(vuip) CIA_IACK_SC;
H A Dproto.h11 #define vuip volatile unsigned int * macro
H A Dsetup.c1361 car = *(vuip) phys_to_virt (0x120000078UL);
H A Dsys_alcor.c42 *(vuip)GRU_INT_MASK = mask;
64 *(vuip)GRU_INT_CLEAR = 1 << (irq - 16); mb();
65 *(vuip)GRU_INT_CLEAR = 0; mb();
81 *(vuip)GRU_INT_CLEAR = 0x80000000; mb();
82 *(vuip)GRU_INT_CLEAR = 0; mb();
109 pld = (*(vuip)GRU_INT_REQ) & GRU_INT_REQ_BITS;
134 *(vuip)GRU_INT_MASK = 0; mb(); /* all disabled */
135 *(vuip)GRU_INT_EDGE = 0; mb(); /* all are level */
136 *(vuip)GRU_INT_HILO = 0x80000000U; mb(); /* ISA only HI */
137 *(vuip)GRU_INT_CLEA
[all...]
H A Dsys_miata.c247 *(vuip) PYXIS_RESET = 0x0000dead;
H A Dsys_rawhide.c50 *(vuip)MCPCIA_INT_MASK0(MCPCIA_HOSE2MID(hose)) = mask;
52 *(vuip)MCPCIA_INT_MASK0(MCPCIA_HOSE2MID(hose));
119 *(vuip)MCPCIA_INT_REQ(MCPCIA_HOSE2MID(hose)) = mask1;
192 *(vuip)MCPCIA_INT_MASK0(MCPCIA_HOSE2MID(h)) = mask;
193 *(vuip)MCPCIA_INT_MASK1(MCPCIA_HOSE2MID(h)) = 0;

Completed in 91 milliseconds