Lines Matching refs:vuip
101 stat0 = *(vuip)MCPCIA_CAP_ERR(mid);
102 *(vuip)MCPCIA_CAP_ERR(mid) = stat0;
104 temp = *(vuip)MCPCIA_CAP_ERR(mid);
115 value = *((vuip)addr);
146 stat0 = *(vuip)MCPCIA_CAP_ERR(mid);
147 *(vuip)MCPCIA_CAP_ERR(mid) = stat0; mb();
148 temp = *(vuip)MCPCIA_CAP_ERR(mid);
157 *((vuip)addr) = value;
160 temp = *(vuip)MCPCIA_CAP_ERR(mid); /* read to force the write */
249 *(vuip)MCPCIA_SG_TBIA(MCPCIA_HOSE2MID(hose->index)) = 0;
274 pci_rev = *(vuip)MCPCIA_REV(mid);
338 *(vuip)MCPCIA_CAP_ERR(mid);
339 *(vuip)MCPCIA_CAP_ERR(mid) = 0xffffffff; /* Clear them all. */
341 *(vuip)MCPCIA_CAP_ERR(mid); /* Re-read for force write. */
355 tmp = *(vuip)MCPCIA_CAP_ERR(mid);
357 *(vuip)MCPCIA_CAP_ERR(mid) = tmp;
359 tmp = *(vuip)MCPCIA_CAP_ERR(mid);
375 *(vuip)MCPCIA_W0_BASE(mid) = hose->sg_isa->dma_base | 3;
376 *(vuip)MCPCIA_W0_MASK(mid) = (hose->sg_isa->size - 1) & 0xfff00000;
377 *(vuip)MCPCIA_T0_BASE(mid) = virt_to_phys(hose->sg_isa->ptes) >> 8;
379 *(vuip)MCPCIA_W1_BASE(mid) = hose->sg_pci->dma_base | 3;
380 *(vuip)MCPCIA_W1_MASK(mid) = (hose->sg_pci->size - 1) & 0xfff00000;
381 *(vuip)MCPCIA_T1_BASE(mid) = virt_to_phys(hose->sg_pci->ptes) >> 8;
383 *(vuip)MCPCIA_W2_BASE(mid) = __direct_map_base | 1;
384 *(vuip)MCPCIA_W2_MASK(mid) = (__direct_map_size - 1) & 0xfff00000;
385 *(vuip)MCPCIA_T2_BASE(mid) = 0;
387 *(vuip)MCPCIA_W3_BASE(mid) = 0x0;
391 *(vuip)MCPCIA_HBASE(mid) = 0x0;
394 *(vuip)MCPCIA_HAE_MEM(mid) = 0U;
396 *(vuip)MCPCIA_HAE_MEM(mid); /* read it back. */
397 *(vuip)MCPCIA_HAE_IO(mid) = 0;
399 *(vuip)MCPCIA_HAE_IO(mid); /* read it back. */