/u-boot/drivers/video/nexell/soc/ |
H A D | s5pxx18_soc_disptop.c | 61 u32 regvalue; local 64 regvalue = (benb << 31) | (sel << 0); 65 writel((u32)regvalue, &pregister->resconv_mux_ctrl); 71 u32 regvalue; local 74 regvalue = (benb << 31) | (sel << 0); 75 writel((u32)regvalue, &pregister->interconv_mux_ctrl); 81 u32 regvalue; local 84 regvalue = (benb << 31) | (sel << 0); 85 writel((u32)regvalue, &pregister->mipi_mux_ctrl); 91 u32 regvalue; local 143 u32 regvalue; local 158 u32 regvalue; local 178 u32 regvalue; local [all...] |
H A D | s5pxx18_soc_mipi.c | 68 register u32 regvalue; local 72 regvalue = pregister->csis_intmsk; 73 regvalue &= ~(1ul << int_num); 74 regvalue |= (u32)enable << int_num; 75 writel(regvalue, &pregister->csis_intmsk); 77 regvalue = pregister->dsim_intmsk; 78 regvalue &= ~(1ul << (int_num - 32)); 79 regvalue |= (u32)enable << (int_num - 32); 80 writel(regvalue, &pregister->dsim_intmsk); 97 register u32 regvalue; local 150 register u32 regvalue; local 179 register u32 regvalue; local 215 register u32 regvalue; local 284 register u32 regvalue; local 305 register u32 regvalue; local 335 register u32 regvalue; local 379 register u32 regvalue; local 397 register u32 regvalue; local 414 register u32 regvalue; local 426 register u32 regvalue; local 440 register u32 regvalue; local 489 register u32 regvalue; local 501 register u32 regvalue; local 514 register u32 regvalue; local 535 register u32 regvalue; local [all...] |
H A D | s5pxx18_soc_lvds.h | 54 void nx_lvds_set_lvdsctrl0(u32 module_index, u32 regvalue); 55 void nx_lvds_set_lvdsctrl1(u32 module_index, u32 regvalue); 56 void nx_lvds_set_lvdsctrl2(u32 module_index, u32 regvalue); 57 void nx_lvds_set_lvdsctrl3(u32 module_index, u32 regvalue); 58 void nx_lvds_set_lvdsctrl4(u32 module_index, u32 regvalue); 65 void nx_lvds_set_lvdstmode0(u32 module_index, u32 regvalue); 66 void nx_lvds_set_lvdsloc0(u32 module_index, u32 regvalue); 67 void nx_lvds_set_lvdsloc1(u32 module_index, u32 regvalue); 68 void nx_lvds_set_lvdsloc2(u32 module_index, u32 regvalue); 69 void nx_lvds_set_lvdsloc3(u32 module_index, u32 regvalue); [all...] |
H A D | s5pxx18_soc_lvds.c | 83 void nx_lvds_set_lvdsctrl0(u32 module_index, u32 regvalue) argument 88 writel(regvalue, &pregister->lvdsctrl0); 91 void nx_lvds_set_lvdsctrl1(u32 module_index, u32 regvalue) argument 96 writel(regvalue, &pregister->lvdsctrl1); 99 void nx_lvds_set_lvdsctrl2(u32 module_index, u32 regvalue) argument 104 writel(regvalue, &pregister->lvdsctrl2); 107 void nx_lvds_set_lvdsctrl3(u32 module_index, u32 regvalue) argument 112 writel(regvalue, &pregister->lvdsctrl3); 115 void nx_lvds_set_lvdsctrl4(u32 module_index, u32 regvalue) argument 120 writel(regvalue, 123 nx_lvds_set_lvdstmode0(u32 module_index, u32 regvalue) argument 131 nx_lvds_set_lvdsloc0(u32 module_index, u32 regvalue) argument 139 nx_lvds_set_lvdsloc1(u32 module_index, u32 regvalue) argument 147 nx_lvds_set_lvdsloc2(u32 module_index, u32 regvalue) argument 155 nx_lvds_set_lvdsloc3(u32 module_index, u32 regvalue) argument 163 nx_lvds_set_lvdsloc4(u32 module_index, u32 regvalue) argument 171 nx_lvds_set_lvdsloc5(u32 module_index, u32 regvalue) argument 179 nx_lvds_set_lvdsloc6(u32 module_index, u32 regvalue) argument 187 nx_lvds_set_lvdslocmask0(u32 module_index, u32 regvalue) argument 195 nx_lvds_set_lvdslocmask1(u32 module_index, u32 regvalue) argument 203 nx_lvds_set_lvdslocpol0(u32 module_index, u32 regvalue) argument 211 nx_lvds_set_lvdslocpol1(u32 module_index, u32 regvalue) argument 219 nx_lvds_set_lvdsdummy(u32 module_index, u32 regvalue) argument [all...] |
H A D | s5pxx18_soc_hdmi.c | 18 u32 regvalue; local 21 regvalue = readl((u32 *)reg_addr); 23 return regvalue; 26 void nx_hdmi_set_reg(u32 module_index, u32 offset, u32 regvalue) argument 32 writel(regvalue, (u32 *)reg_addr);
|
H A D | s5pxx18_soc_mlc.c | 53 register u32 regvalue; local 67 regvalue = pregister->mlcclkenb; 68 regvalue &= ~(1ul << pclkmode_pos); 69 regvalue |= (clkmode & 0x01) << pclkmode_pos; 71 writel(regvalue, &pregister->mlcclkenb); 87 register u32 regvalue; local 105 regvalue = pregister->mlcclkenb; 106 regvalue &= ~(0x3); 107 regvalue |= clkmode & 0x3; 109 writel(regvalue, 134 register u32 regvalue; local 160 register u32 regvalue; local 185 register u32 regvalue; local 210 register u32 regvalue; local 236 register u32 regvalue; local 263 register u32 regvalue; local 276 register u32 regvalue; local 308 register u32 regvalue; local 352 register u32 regvalue; local 394 register u32 regvalue; local 415 register u32 regvalue; local 450 register u32 regvalue; local 477 register u32 regvalue; local 624 register u32 regvalue; local 1119 register u32 regvalue; local 1146 register u32 regvalue; local 1302 u32 regvalue; local 1343 u32 regvalue; local 1392 u32 regvalue; local 1426 u32 regvalue; local 1456 u32 regvalue; local [all...] |
H A D | s5pxx18_soc_disptop_clk.c | 66 register u32 regvalue; local 83 regvalue = pregister->clkenb; 84 regvalue &= ~3ul; 85 regvalue |= (clkmode & 0x03); 87 writel(regvalue, &pregister->clkenb); 115 register u32 regvalue; local 131 regvalue = pregister->clkenb; 132 regvalue &= ~(1ul << pclkmode_pos); 133 regvalue |= (clkmode & 0x01) << pclkmode_pos; 135 writel(regvalue, [all...] |
H A D | s5pxx18_soc_dpc.c | 60 register u32 regvalue; local 64 regvalue = pregister->dpcctrl0; 65 regvalue &= ~(intenb_mask | intpend_mask); 66 regvalue |= (u32)enable << intenb_pos; 68 writel(regvalue, &pregister->dpcctrl0); 128 register u32 regvalue; local 131 regvalue = pregister->dpcctrl0; 132 regvalue |= 1ul << intpend_pos; 134 writel(regvalue, &pregister->dpcctrl0); 157 register u32 regvalue; local 190 register u32 regvalue; local 219 register u32 regvalue; local 914 register u32 regvalue; local 961 u32 regvalue = 0; local 1005 u32 regvalue; local 1023 u32 regvalue; local 1034 u32 regvalue; local 1115 u32 regvalue; local 1206 nx_dpc_set_pad_location(u32 module_index, u32 index, u32 regvalue) argument 1217 u32 regvalue; local 1229 u32 regvalue; local [all...] |
H A D | s5pxx18_soc_dpc.h | 369 void nx_dpc_set_pad_location(u32 module_index, u32 index, u32 regvalue);
|
H A D | s5pxx18_soc_hdmi.h | 482 void nx_hdmi_set_reg(u32 module_index, u32 offset, u32 regvalue);
|
/u-boot/drivers/ram/k3-ddrss/ |
H A D | lpddr4_obj_if.h | 21 u32 (*readreg)(const lpddr4_privatedata *pd, lpddr4_regblock cpp, u32 regoffset, u32 *regvalue); 23 u32 (*writereg)(const lpddr4_privatedata *pd, lpddr4_regblock cpp, u32 regoffset, u32 regvalue);
|
H A D | lpddr4_if.h | 84 u32 lpddr4_readreg(const lpddr4_privatedata *pd, lpddr4_regblock cpp, u32 regoffset, u32 *regvalue); 86 u32 lpddr4_writereg(const lpddr4_privatedata *pd, lpddr4_regblock cpp, u32 regoffset, u32 regvalue);
|
H A D | lpddr4_sanity.h | 22 static inline u32 lpddr4_sanityfunction4(const lpddr4_privatedata *pd, const lpddr4_regblock cpp, const u32 *regvalue); 130 static inline u32 lpddr4_sanityfunction4(const lpddr4_privatedata *pd, const lpddr4_regblock cpp, const u32 *regvalue) argument 134 if (regvalue == NULL) {
|
H A D | lpddr4.c | 165 u32 lpddr4_readreg(const lpddr4_privatedata *pd, lpddr4_regblock cpp, u32 regoffset, u32 *regvalue) argument 169 result = lpddr4_readregsf(pd, cpp, regvalue); 177 *regvalue = CPS_REG_READ(lpddr4_addoffset(&(ctlregbase->DENALI_CTL_0), regoffset)); 182 *regvalue = CPS_REG_READ(lpddr4_addoffset(&(ctlregbase->DENALI_PHY_0), regoffset)); 188 *regvalue = CPS_REG_READ(lpddr4_addoffset(&(ctlregbase->DENALI_PI_0), regoffset)); 259 u32 lpddr4_writereg(const lpddr4_privatedata *pd, lpddr4_regblock cpp, u32 regoffset, u32 regvalue) argument 271 CPS_REG_WRITE(lpddr4_addoffset(&(ctlregbase->DENALI_CTL_0), regoffset), regvalue); 276 CPS_REG_WRITE(lpddr4_addoffset(&(ctlregbase->DENALI_PHY_0), regoffset), regvalue); 281 CPS_REG_WRITE(lpddr4_addoffset(&(ctlregbase->DENALI_PI_0), regoffset), regvalue);
|
/u-boot/board/xilinx/zynqmp/zynqmp-zcu106-revA/ |
H A D | psu_init_gpl.c | 753 unsigned int regvalue; local 760 regvalue = Xil_In32(((0xFF5E0000U) + 0x0000023CU)); 761 regvalue &= 0x7; 762 Xil_Out32(((0xFF5E0000U) + 0x0000023CU), regvalue);
|
/u-boot/board/xilinx/zynqmp/zynqmp-zcu102-revA/ |
H A D | psu_init_gpl.c | 777 unsigned int regvalue; local 784 regvalue = Xil_In32(((0xFF5E0000U) + 0x0000023CU)); 785 regvalue &= 0x7; 786 Xil_Out32(((0xFF5E0000U) + 0x0000023CU), regvalue);
|
/u-boot/board/xilinx/zynqmp/zynqmp-zcu106-rev1.0/ |
H A D | psu_init_gpl.c | 802 unsigned int regvalue; local 809 regvalue = Xil_In32(((0xFF5E0000U) + 0x0000023CU)); 810 regvalue &= 0x7; 811 Xil_Out32(((0xFF5E0000U) + 0x0000023CU), regvalue);
|