/openwrt/package/kernel/lantiq/ltq-ptm/src/ |
H A D | ifxmips_ptm_ppe_danube.h | 35 #define PP32_DEBUG_REG_ADDR(i, x) ((volatile unsigned int*)(IFX_PPE + (((x) + 0x0000) << 2))) macro 84 #define PP32_DBG_CTRL PP32_DEBUG_REG_ADDR(0, 0x0000) 90 #define PP32_HALT_STAT PP32_DEBUG_REG_ADDR(0, 0x0001) 92 #define PP32_BRK_SRC PP32_DEBUG_REG_ADDR(0, 0x0002) 96 #define PP32_DBG_PC_MIN(i) PP32_DEBUG_REG_ADDR(0, 0x0010 + (i)) 97 #define PP32_DBG_PC_MAX(i) PP32_DEBUG_REG_ADDR(0, 0x0014 + (i)) 98 #define PP32_DBG_DATA_MIN(i) PP32_DEBUG_REG_ADDR(0, 0x0018 + (i)) 99 #define PP32_DBG_DATA_MAX(i) PP32_DEBUG_REG_ADDR(0, 0x001A + (i)) 100 #define PP32_DBG_DATA_VAL(i) PP32_DEBUG_REG_ADDR(0, 0x001C + (i)) 102 #define PP32_DBG_TASK_GPR(task, i) PP32_DEBUG_REG_ADDR( [all...] |
H A D | ifxmips_ptm_ppe_amazon_se.h | 35 #define PP32_DEBUG_REG_ADDR(i, x) ((volatile unsigned int*)(IFX_PPE + (((x) + 0x0000) << 2))) macro 81 #define PP32_DBG_CTRL(n) PP32_DEBUG_REG_ADDR(n, 0x0000) 86 #define PP32_CTRL_CMD(n) PP32_DEBUG_REG_ADDR(n, 0x0B00) 92 #define PP32_CTRL_OPT(n) PP32_DEBUG_REG_ADDR(n, 0x0C00) 106 #define PP32_BRK_PC(n, i) PP32_DEBUG_REG_ADDR(n, 0x0900 + (i) * 2) 107 #define PP32_BRK_PC_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0901 + (i) * 2) 108 #define PP32_BRK_DATA_ADDR(n, i) PP32_DEBUG_REG_ADDR(n, 0x0904 + (i) * 2) 109 #define PP32_BRK_DATA_ADDR_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0905 + (i) * 2) 110 #define PP32_BRK_DATA_VALUE_RD(n, i) PP32_DEBUG_REG_ADDR(n, 0x0908 + (i) * 2) 111 #define PP32_BRK_DATA_VALUE_RD_MASK(n, i) PP32_DEBUG_REG_ADDR( [all...] |
H A D | ifxmips_ptm_ppe_ar9.h | 35 #define PP32_DEBUG_REG_ADDR(i, x) ((volatile unsigned int*)(IFX_PPE + (((x) + 0x0000) << 2))) macro 77 #define SB_BUFFER(__sb_addr) ((volatile unsigned int *)((((__sb_addr) >= 0x0000) && ((__sb_addr) <= 0x0FFF)) ? PP32_DEBUG_REG_ADDR(0, (__sb_addr)): \ 90 #define PP32_DBG_CTRL(n) PP32_DEBUG_REG_ADDR(n, 0x0000) 95 #define PP32_CTRL_CMD(n) PP32_DEBUG_REG_ADDR(n, 0x0B00) 101 #define PP32_CTRL_OPT(n) PP32_DEBUG_REG_ADDR(n, 0x0C00) 115 #define PP32_BRK_PC(n, i) PP32_DEBUG_REG_ADDR(n, 0x0900 + (i) * 2) 116 #define PP32_BRK_PC_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0901 + (i) * 2) 117 #define PP32_BRK_DATA_ADDR(n, i) PP32_DEBUG_REG_ADDR(n, 0x0904 + (i) * 2) 118 #define PP32_BRK_DATA_ADDR_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0905 + (i) * 2) 119 #define PP32_BRK_DATA_VALUE_RD(n, i) PP32_DEBUG_REG_ADDR( [all...] |
H A D | ifxmips_ptm_ppe_vr9.h | 35 #define PP32_DEBUG_REG_ADDR(i, x) ((volatile unsigned int*)(IFX_PPE + (((x) + 0x000000 + (i) * 0x00010000) << 2))) macro 79 #define PP32_DBG_CTRL(n) PP32_DEBUG_REG_ADDR(n, 0x0000) 84 #define PP32_CTRL_CMD(n) PP32_DEBUG_REG_ADDR(n, 0x0B00) 90 #define PP32_CTRL_OPT(n) PP32_DEBUG_REG_ADDR(n, 0x0C00) 104 #define PP32_BRK_PC(n, i) PP32_DEBUG_REG_ADDR(n, 0x0900 + (i) * 2) 105 #define PP32_BRK_PC_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0901 + (i) * 2) 106 #define PP32_BRK_DATA_ADDR(n, i) PP32_DEBUG_REG_ADDR(n, 0x0904 + (i) * 2) 107 #define PP32_BRK_DATA_ADDR_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0905 + (i) * 2) 108 #define PP32_BRK_DATA_VALUE_RD(n, i) PP32_DEBUG_REG_ADDR(n, 0x0908 + (i) * 2) 109 #define PP32_BRK_DATA_VALUE_RD_MASK(n, i) PP32_DEBUG_REG_ADDR( [all...] |
/openwrt/package/kernel/lantiq/ltq-atm/src/ |
H A D | ifxmips_atm_ppe_danube.h | 37 #define PP32_DEBUG_REG_ADDR(i, x) ((volatile unsigned int*)(IFX_PPE + (((x) + 0x0000) << 2))) macro 86 #define PP32_DBG_CTRL PP32_DEBUG_REG_ADDR(0, 0x0000) 92 #define PP32_HALT_STAT PP32_DEBUG_REG_ADDR(0, 0x0001) 94 #define PP32_BRK_SRC PP32_DEBUG_REG_ADDR(0, 0x0002) 96 #define PP32_DBG_PC_MIN(i) PP32_DEBUG_REG_ADDR(0, 0x0010 + (i)) 97 #define PP32_DBG_PC_MAX(i) PP32_DEBUG_REG_ADDR(0, 0x0014 + (i)) 98 #define PP32_DBG_DATA_MIN(i) PP32_DEBUG_REG_ADDR(0, 0x0018 + (i)) 99 #define PP32_DBG_DATA_MAX(i) PP32_DEBUG_REG_ADDR(0, 0x001A + (i)) 100 #define PP32_DBG_DATA_VAL(i) PP32_DEBUG_REG_ADDR(0, 0x001C + (i)) 102 #define PP32_DBG_CUR_PC PP32_DEBUG_REG_ADDR( [all...] |
H A D | ifxmips_atm_ppe_vr9.h | 37 #define PP32_DEBUG_REG_ADDR(i, x) ((volatile unsigned int*)(IFX_PPE + (((x) + 0x000000 + (i) * 0x00010000) << 2))) macro 81 #define PP32_DBG_CTRL(n) PP32_DEBUG_REG_ADDR(n, 0x0000) 86 #define PP32_CTRL_CMD(n) PP32_DEBUG_REG_ADDR(n, 0x0B00) 92 #define PP32_CTRL_OPT(n) PP32_DEBUG_REG_ADDR(n, 0x0C00) 106 #define PP32_BRK_PC(n, i) PP32_DEBUG_REG_ADDR(n, 0x0900 + (i) * 2) 107 #define PP32_BRK_PC_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0901 + (i) * 2) 108 #define PP32_BRK_DATA_ADDR(n, i) PP32_DEBUG_REG_ADDR(n, 0x0904 + (i) * 2) 109 #define PP32_BRK_DATA_ADDR_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0905 + (i) * 2) 110 #define PP32_BRK_DATA_VALUE_RD(n, i) PP32_DEBUG_REG_ADDR(n, 0x0908 + (i) * 2) 111 #define PP32_BRK_DATA_VALUE_RD_MASK(n, i) PP32_DEBUG_REG_ADDR( [all...] |
H A D | ifxmips_atm_ppe_ar9.h | 37 #define PP32_DEBUG_REG_ADDR(i, x) ((volatile unsigned int*)(IFX_PPE + (((x) + 0x0000) << 2))) macro 92 #define PP32_DBG_CTRL(n) PP32_DEBUG_REG_ADDR(n, 0x0000) 97 #define PP32_CTRL_CMD(n) PP32_DEBUG_REG_ADDR(n, 0x0B00) 103 #define PP32_CTRL_OPT(n) PP32_DEBUG_REG_ADDR(n, 0x0C00) 117 #define PP32_BRK_PC(n, i) PP32_DEBUG_REG_ADDR(n, 0x0900 + (i) * 2) 118 #define PP32_BRK_PC_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0901 + (i) * 2) 119 #define PP32_BRK_DATA_ADDR(n, i) PP32_DEBUG_REG_ADDR(n, 0x0904 + (i) * 2) 120 #define PP32_BRK_DATA_ADDR_MASK(n, i) PP32_DEBUG_REG_ADDR(n, 0x0905 + (i) * 2) 121 #define PP32_BRK_DATA_VALUE_RD(n, i) PP32_DEBUG_REG_ADDR(n, 0x0908 + (i) * 2) 122 #define PP32_BRK_DATA_VALUE_RD_MASK(n, i) PP32_DEBUG_REG_ADDR( [all...] |
H A D | ifxmips_atm_ppe_amazon_se.h | 37 #define PP32_DEBUG_REG_ADDR(i, x) ((volatile unsigned int*)(IFX_PPE + (((x) + 0x0000) << 2))) macro 80 #define PP32_DBG_CTRL PP32_DEBUG_REG_ADDR(0, 0x0000) 85 #define PP32_HALT_STAT PP32_DEBUG_REG_ADDR(0, 0x0D00) 86 #define PP32_BREAKPOINT_REASONS PP32_DEBUG_REG_ADDR(0, 0x0A00) 88 #define PP32_BRK_SRC PP32_DEBUG_REG_ADDR(0, 0x0F00) 90 #define PP32_DBG_CUR_PC PP32_DEBUG_REG_ADDR(0, 0x0F80) 92 #define PP32_DBG_TASK_NO PP32_DEBUG_REG_ADDR(0, 0x0F81)
|