/netbsd-current/sys/external/isc/atheros_hal/dist/ar5210/ |
H A D | ar5210_beacon.c | 88 val = OS_REG_READ(ah, AR_STA_ID1); 91 OS_REG_WRITE(ah, AR_STA_ID1, 115 OS_REG_WRITE(ah, AR_STA_ID1, 116 (OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_DEFAULT_ANTENNA) 129 OS_REG_WRITE(ah, AR_STA_ID1, 130 OS_REG_READ(ah, AR_STA_ID1) &~ (AR_STA_ID1_DEFAULT_ANTENNA | AR_STA_ID1_PCF));
|
H A D | ar5210_power.c | 34 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV); 76 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV); 88 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
|
H A D | ar5210_misc.c | 275 uint32_t val = OS_REG_READ(ah, AR_STA_ID1); 282 uint32_t val = OS_REG_READ(ah, AR_STA_ID1); 288 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_DEFAULT_ANTENNA); 322 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL); 324 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL); 507 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB); 510 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
|
H A D | ar5210_reset.c | 125 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)); 312 val = OS_REG_READ(ah, AR_STA_ID1) & 0xffff; 315 OS_REG_WRITE(ah, AR_STA_ID1, val 322 OS_REG_WRITE(ah, AR_STA_ID1, val 329 OS_REG_WRITE(ah, AR_STA_ID1, val 335 OS_REG_WRITE(ah, AR_STA_ID1, val
|
H A D | ar5210reg.h | 69 #define AR_STA_ID1 0x8004 /* Upper 16bits of MAC address */ macro
|
/netbsd-current/sys/external/isc/atheros_hal/dist/ar5211/ |
H A D | ar5211_beacon.c | 99 val = OS_REG_READ(ah, AR_STA_ID1); 102 OS_REG_WRITE(ah, AR_STA_ID1, 123 OS_REG_WRITE(ah, AR_STA_ID1, 124 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF); 136 OS_REG_WRITE(ah, AR_STA_ID1, 137 OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
|
H A D | ar5211_power.c | 65 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV); 77 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV); 90 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
|
H A D | ar5211_reset.c | 253 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) & AR_STA_ID1_BASE_RATE_11B; 386 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4) 2113 val = OS_REG_READ(ah, AR_STA_ID1) & 0xffff; 2116 OS_REG_WRITE(ah, AR_STA_ID1, val 2122 OS_REG_WRITE(ah, AR_STA_ID1, val 2129 OS_REG_WRITE(ah, AR_STA_ID1, val
|
H A D | ar5211_misc.c | 510 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB); 513 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
|
H A D | ar5211reg.h | 239 #define AR_STA_ID1 0x8004 /* station ID1 - upper 16 bits */ macro
|
/netbsd-current/sys/external/isc/atheros_hal/dist/ar5212/ |
H A D | ar5212_beacon.c | 110 val = OS_REG_READ(ah, AR_STA_ID1); 113 OS_REG_WRITE(ah, AR_STA_ID1, 133 OS_REG_WRITE(ah, AR_STA_ID1, 134 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF); 146 OS_REG_WRITE(ah, AR_STA_ID1, 147 OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
|
H A D | ar5212_power.c | 84 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV); 97 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV); 110 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
|
H A D | ar5212_misc.c | 315 reg = OS_REG_READ(ah, AR_STA_ID1); 317 OS_REG_WRITE(ah, AR_STA_ID1, reg | AR_STA_ID1_BASE_RATE_11B); 319 OS_REG_WRITE(ah, AR_STA_ID1, reg &~ AR_STA_ID1_BASE_RATE_11B); 531 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB); 534 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
|
H A D | ar5212_reset.c | 237 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) & 412 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4) 808 val = OS_REG_READ(ah, AR_STA_ID1); 812 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_STA_AP 817 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_ADHOC 823 OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_KSRCH_MODE);
|
H A D | ar5212reg.h | 252 #define AR_STA_ID1 0x8004 /* MAC station ID1 register - upper 16 bits */ macro
|
/netbsd-current/sys/external/isc/atheros_hal/dist/ar5416/ |
H A D | ar5416_power.c | 75 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV); 87 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV); 105 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
|
H A D | ar5416_beacon.c | 124 val = OS_REG_READ(ah, AR_STA_ID1); 127 OS_REG_WRITE(ah, AR_STA_ID1,
|
H A D | ar5416_reset.c | 180 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) & 278 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4) 324 OS_REG_WRITE(ah, AR_STA_ID1, 325 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PRESERVE_SEQNUM);
|
/netbsd-current/sys/external/isc/atheros_hal/dist/ar5312/ |
H A D | ar5312_reset.c | 197 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) & 372 OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
|
/netbsd-current/sys/dev/ic/ |
H A D | athn.c | 766 AR_CLRBITS(sc, AR_STA_ID1, AR_STA_ID1_PWR_SAV); 775 AR_SETBITS(sc, AR_STA_ID1, AR_STA_ID1_PWR_SAV); 2073 reg = AR_READ(sc, AR_STA_ID1); 2076 AR_WRITE(sc, AR_STA_ID1, reg); 2082 reg = AR_READ(sc, AR_STA_ID1); 2085 AR_WRITE(sc, AR_STA_ID1, reg); 2091 reg = AR_READ(sc, AR_STA_ID1); 2094 AR_WRITE(sc, AR_STA_ID1, reg); 2200 sta_id1 = AR_READ(sc, AR_STA_ID1) & AR_STA_ID1_BASE_RATE_11B; 2298 AR_WRITE(sc, AR_STA_ID1, LE_READ_ [all...] |
H A D | athnreg.h | 132 #define AR_STA_ID1 0x8004 macro 951 /* Bits for AR_STA_ID1. */
|