1/* 2 * Copyright (C) 2003 - 2006 NetXen, Inc. 3 * All rights reserved. 4 * 5 * This program is free software; you can redistribute it and/or 6 * modify it under the terms of the GNU General Public License 7 * as published by the Free Software Foundation; either version 2 8 * of the License, or (at your option) any later version. 9 * 10 * This program is distributed in the hope that it will be useful, but 11 * WITHOUT ANY WARRANTY; without even the implied warranty of 12 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the 13 * GNU General Public License for more details. 14 * 15 * You should have received a copy of the GNU General Public License 16 * along with this program; if not, write to the Free Software 17 * Foundation, Inc., 59 Temple Place - Suite 330, Boston, 18 * MA 02111-1307, USA. 19 * 20 * The full GNU General Public License is included in this distribution 21 * in the file called LICENSE. 22 * 23 * Contact Information: 24 * info@netxen.com 25 * NetXen, 26 * 3965 Freedom Circle, Fourth floor, 27 * Santa Clara, CA 95054 28 */ 29 30#ifndef __NETXEN_NIC_HDR_H_ 31#define __NETXEN_NIC_HDR_H_ 32 33#include <linux/module.h> 34#include <linux/kernel.h> 35#include <linux/version.h> 36 37#include <asm/semaphore.h> 38#include <linux/spinlock.h> 39#include <asm/irq.h> 40#include <linux/init.h> 41#include <linux/errno.h> 42#include <linux/pci.h> 43#include <linux/types.h> 44#include <asm/uaccess.h> 45#include <asm/string.h> /* for memset */ 46 47/* 48 * The basic unit of access when reading/writing control registers. 49 */ 50 51typedef __le32 netxen_crbword_t; /* single word in CRB space */ 52 53enum { 54 NETXEN_HW_H0_CH_HUB_ADR = 0x05, 55 NETXEN_HW_H1_CH_HUB_ADR = 0x0E, 56 NETXEN_HW_H2_CH_HUB_ADR = 0x03, 57 NETXEN_HW_H3_CH_HUB_ADR = 0x01, 58 NETXEN_HW_H4_CH_HUB_ADR = 0x06, 59 NETXEN_HW_H5_CH_HUB_ADR = 0x07, 60 NETXEN_HW_H6_CH_HUB_ADR = 0x08 61}; 62 63/* Hub 0 */ 64enum { 65 NETXEN_HW_MN_CRB_AGT_ADR = 0x15, 66 NETXEN_HW_MS_CRB_AGT_ADR = 0x25 67}; 68 69/* Hub 1 */ 70enum { 71 NETXEN_HW_PS_CRB_AGT_ADR = 0x73, 72 NETXEN_HW_SS_CRB_AGT_ADR = 0x20, 73 NETXEN_HW_RPMX3_CRB_AGT_ADR = 0x0b, 74 NETXEN_HW_QMS_CRB_AGT_ADR = 0x00, 75 NETXEN_HW_SQGS0_CRB_AGT_ADR = 0x01, 76 NETXEN_HW_SQGS1_CRB_AGT_ADR = 0x02, 77 NETXEN_HW_SQGS2_CRB_AGT_ADR = 0x03, 78 NETXEN_HW_SQGS3_CRB_AGT_ADR = 0x04, 79 NETXEN_HW_C2C0_CRB_AGT_ADR = 0x58, 80 NETXEN_HW_C2C1_CRB_AGT_ADR = 0x59, 81 NETXEN_HW_C2C2_CRB_AGT_ADR = 0x5a, 82 NETXEN_HW_RPMX2_CRB_AGT_ADR = 0x0a, 83 NETXEN_HW_RPMX4_CRB_AGT_ADR = 0x0c, 84 NETXEN_HW_RPMX7_CRB_AGT_ADR = 0x0f, 85 NETXEN_HW_RPMX9_CRB_AGT_ADR = 0x12, 86 NETXEN_HW_SMB_CRB_AGT_ADR = 0x18 87}; 88 89/* Hub 2 */ 90enum { 91 NETXEN_HW_NIU_CRB_AGT_ADR = 0x31, 92 NETXEN_HW_I2C0_CRB_AGT_ADR = 0x19, 93 NETXEN_HW_I2C1_CRB_AGT_ADR = 0x29, 94 95 NETXEN_HW_SN_CRB_AGT_ADR = 0x10, 96 NETXEN_HW_I2Q_CRB_AGT_ADR = 0x20, 97 NETXEN_HW_LPC_CRB_AGT_ADR = 0x22, 98 NETXEN_HW_ROMUSB_CRB_AGT_ADR = 0x21, 99 NETXEN_HW_QM_CRB_AGT_ADR = 0x66, 100 NETXEN_HW_SQG0_CRB_AGT_ADR = 0x60, 101 NETXEN_HW_SQG1_CRB_AGT_ADR = 0x61, 102 NETXEN_HW_SQG2_CRB_AGT_ADR = 0x62, 103 NETXEN_HW_SQG3_CRB_AGT_ADR = 0x63, 104 NETXEN_HW_RPMX1_CRB_AGT_ADR = 0x09, 105 NETXEN_HW_RPMX5_CRB_AGT_ADR = 0x0d, 106 NETXEN_HW_RPMX6_CRB_AGT_ADR = 0x0e, 107 NETXEN_HW_RPMX8_CRB_AGT_ADR = 0x11 108}; 109 110/* Hub 3 */ 111enum { 112 NETXEN_HW_PH_CRB_AGT_ADR = 0x1A, 113 NETXEN_HW_SRE_CRB_AGT_ADR = 0x50, 114 NETXEN_HW_EG_CRB_AGT_ADR = 0x51, 115 NETXEN_HW_RPMX0_CRB_AGT_ADR = 0x08 116}; 117 118/* Hub 4 */ 119enum { 120 NETXEN_HW_PEGN0_CRB_AGT_ADR = 0x40, 121 NETXEN_HW_PEGN1_CRB_AGT_ADR, 122 NETXEN_HW_PEGN2_CRB_AGT_ADR, 123 NETXEN_HW_PEGN3_CRB_AGT_ADR, 124 NETXEN_HW_PEGNI_CRB_AGT_ADR, 125 NETXEN_HW_PEGND_CRB_AGT_ADR, 126 NETXEN_HW_PEGNC_CRB_AGT_ADR, 127 NETXEN_HW_PEGR0_CRB_AGT_ADR, 128 NETXEN_HW_PEGR1_CRB_AGT_ADR, 129 NETXEN_HW_PEGR2_CRB_AGT_ADR, 130 NETXEN_HW_PEGR3_CRB_AGT_ADR 131}; 132 133/* Hub 5 */ 134enum { 135 NETXEN_HW_PEGS0_CRB_AGT_ADR = 0x40, 136 NETXEN_HW_PEGS1_CRB_AGT_ADR, 137 NETXEN_HW_PEGS2_CRB_AGT_ADR, 138 NETXEN_HW_PEGS3_CRB_AGT_ADR, 139 NETXEN_HW_PEGSI_CRB_AGT_ADR, 140 NETXEN_HW_PEGSD_CRB_AGT_ADR, 141 NETXEN_HW_PEGSC_CRB_AGT_ADR 142}; 143 144/* Hub 6 */ 145enum { 146 NETXEN_HW_CAS0_CRB_AGT_ADR = 0x46, 147 NETXEN_HW_CAS1_CRB_AGT_ADR = 0x47, 148 NETXEN_HW_CAS2_CRB_AGT_ADR = 0x48, 149 NETXEN_HW_CAS3_CRB_AGT_ADR = 0x49, 150 NETXEN_HW_NCM_CRB_AGT_ADR = 0x16, 151 NETXEN_HW_TMR_CRB_AGT_ADR = 0x17, 152 NETXEN_HW_XDMA_CRB_AGT_ADR = 0x05, 153 NETXEN_HW_OCM0_CRB_AGT_ADR = 0x06, 154 NETXEN_HW_OCM1_CRB_AGT_ADR = 0x07 155}; 156 157/* Floaters - non existent modules */ 158#define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR 0x67 159 160/* This field defines PCI/X adr [25:20] of agents on the CRB */ 161enum { 162 NETXEN_HW_PX_MAP_CRB_PH = 0, 163 NETXEN_HW_PX_MAP_CRB_PS, 164 NETXEN_HW_PX_MAP_CRB_MN, 165 NETXEN_HW_PX_MAP_CRB_MS, 166 NETXEN_HW_PX_MAP_CRB_PGR1, 167 NETXEN_HW_PX_MAP_CRB_SRE, 168 NETXEN_HW_PX_MAP_CRB_NIU, 169 NETXEN_HW_PX_MAP_CRB_QMN, 170 NETXEN_HW_PX_MAP_CRB_SQN0, 171 NETXEN_HW_PX_MAP_CRB_SQN1, 172 NETXEN_HW_PX_MAP_CRB_SQN2, 173 NETXEN_HW_PX_MAP_CRB_SQN3, 174 NETXEN_HW_PX_MAP_CRB_QMS, 175 NETXEN_HW_PX_MAP_CRB_SQS0, 176 NETXEN_HW_PX_MAP_CRB_SQS1, 177 NETXEN_HW_PX_MAP_CRB_SQS2, 178 NETXEN_HW_PX_MAP_CRB_SQS3, 179 NETXEN_HW_PX_MAP_CRB_PGN0, 180 NETXEN_HW_PX_MAP_CRB_PGN1, 181 NETXEN_HW_PX_MAP_CRB_PGN2, 182 NETXEN_HW_PX_MAP_CRB_PGN3, 183 NETXEN_HW_PX_MAP_CRB_PGND, 184 NETXEN_HW_PX_MAP_CRB_PGNI, 185 NETXEN_HW_PX_MAP_CRB_PGS0, 186 NETXEN_HW_PX_MAP_CRB_PGS1, 187 NETXEN_HW_PX_MAP_CRB_PGS2, 188 NETXEN_HW_PX_MAP_CRB_PGS3, 189 NETXEN_HW_PX_MAP_CRB_PGSD, 190 NETXEN_HW_PX_MAP_CRB_PGSI, 191 NETXEN_HW_PX_MAP_CRB_SN, 192 NETXEN_HW_PX_MAP_CRB_PGR2, 193 NETXEN_HW_PX_MAP_CRB_EG, 194 NETXEN_HW_PX_MAP_CRB_PH2, 195 NETXEN_HW_PX_MAP_CRB_PS2, 196 NETXEN_HW_PX_MAP_CRB_CAM, 197 NETXEN_HW_PX_MAP_CRB_CAS0, 198 NETXEN_HW_PX_MAP_CRB_CAS1, 199 NETXEN_HW_PX_MAP_CRB_CAS2, 200 NETXEN_HW_PX_MAP_CRB_C2C0, 201 NETXEN_HW_PX_MAP_CRB_C2C1, 202 NETXEN_HW_PX_MAP_CRB_TIMR, 203 NETXEN_HW_PX_MAP_CRB_PGR3, 204 NETXEN_HW_PX_MAP_CRB_RPMX1, 205 NETXEN_HW_PX_MAP_CRB_RPMX2, 206 NETXEN_HW_PX_MAP_CRB_RPMX3, 207 NETXEN_HW_PX_MAP_CRB_RPMX4, 208 NETXEN_HW_PX_MAP_CRB_RPMX5, 209 NETXEN_HW_PX_MAP_CRB_RPMX6, 210 NETXEN_HW_PX_MAP_CRB_RPMX7, 211 NETXEN_HW_PX_MAP_CRB_XDMA, 212 NETXEN_HW_PX_MAP_CRB_I2Q, 213 NETXEN_HW_PX_MAP_CRB_ROMUSB, 214 NETXEN_HW_PX_MAP_CRB_CAS3, 215 NETXEN_HW_PX_MAP_CRB_RPMX0, 216 NETXEN_HW_PX_MAP_CRB_RPMX8, 217 NETXEN_HW_PX_MAP_CRB_RPMX9, 218 NETXEN_HW_PX_MAP_CRB_OCM0, 219 NETXEN_HW_PX_MAP_CRB_OCM1, 220 NETXEN_HW_PX_MAP_CRB_SMB, 221 NETXEN_HW_PX_MAP_CRB_I2C0, 222 NETXEN_HW_PX_MAP_CRB_I2C1, 223 NETXEN_HW_PX_MAP_CRB_LPC, 224 NETXEN_HW_PX_MAP_CRB_PGNC, 225 NETXEN_HW_PX_MAP_CRB_PGR0 226}; 227 228/* This field defines CRB adr [31:20] of the agents */ 229 230#define NETXEN_HW_CRB_HUB_AGT_ADR_MN \ 231 ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MN_CRB_AGT_ADR) 232#define NETXEN_HW_CRB_HUB_AGT_ADR_PH \ 233 ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_PH_CRB_AGT_ADR) 234#define NETXEN_HW_CRB_HUB_AGT_ADR_MS \ 235 ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MS_CRB_AGT_ADR) 236 237#define NETXEN_HW_CRB_HUB_AGT_ADR_PS \ 238 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_PS_CRB_AGT_ADR) 239#define NETXEN_HW_CRB_HUB_AGT_ADR_SS \ 240 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SS_CRB_AGT_ADR) 241#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3 \ 242 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX3_CRB_AGT_ADR) 243#define NETXEN_HW_CRB_HUB_AGT_ADR_QMS \ 244 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_QMS_CRB_AGT_ADR) 245#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS0 \ 246 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS0_CRB_AGT_ADR) 247#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS1 \ 248 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS1_CRB_AGT_ADR) 249#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS2 \ 250 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS2_CRB_AGT_ADR) 251#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS3 \ 252 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS3_CRB_AGT_ADR) 253#define NETXEN_HW_CRB_HUB_AGT_ADR_C2C0 \ 254 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C0_CRB_AGT_ADR) 255#define NETXEN_HW_CRB_HUB_AGT_ADR_C2C1 \ 256 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C1_CRB_AGT_ADR) 257#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2 \ 258 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX2_CRB_AGT_ADR) 259#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4 \ 260 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX4_CRB_AGT_ADR) 261#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7 \ 262 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX7_CRB_AGT_ADR) 263#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9 \ 264 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX9_CRB_AGT_ADR) 265#define NETXEN_HW_CRB_HUB_AGT_ADR_SMB \ 266 ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SMB_CRB_AGT_ADR) 267 268#define NETXEN_HW_CRB_HUB_AGT_ADR_NIU \ 269 ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_NIU_CRB_AGT_ADR) 270#define NETXEN_HW_CRB_HUB_AGT_ADR_I2C0 \ 271 ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C0_CRB_AGT_ADR) 272#define NETXEN_HW_CRB_HUB_AGT_ADR_I2C1 \ 273 ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C1_CRB_AGT_ADR) 274 275#define NETXEN_HW_CRB_HUB_AGT_ADR_SRE \ 276 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SRE_CRB_AGT_ADR) 277#define NETXEN_HW_CRB_HUB_AGT_ADR_EG \ 278 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_EG_CRB_AGT_ADR) 279#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0 \ 280 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX0_CRB_AGT_ADR) 281#define NETXEN_HW_CRB_HUB_AGT_ADR_QMN \ 282 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_QM_CRB_AGT_ADR) 283#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN0 \ 284 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG0_CRB_AGT_ADR) 285#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN1 \ 286 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG1_CRB_AGT_ADR) 287#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN2 \ 288 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG2_CRB_AGT_ADR) 289#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN3 \ 290 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG3_CRB_AGT_ADR) 291#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1 \ 292 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX1_CRB_AGT_ADR) 293#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5 \ 294 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX5_CRB_AGT_ADR) 295#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6 \ 296 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX6_CRB_AGT_ADR) 297#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8 \ 298 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX8_CRB_AGT_ADR) 299#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS0 \ 300 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS0_CRB_AGT_ADR) 301#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS1 \ 302 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS1_CRB_AGT_ADR) 303#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS2 \ 304 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS2_CRB_AGT_ADR) 305#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS3 \ 306 ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS3_CRB_AGT_ADR) 307 308#define NETXEN_HW_CRB_HUB_AGT_ADR_PGNI \ 309 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNI_CRB_AGT_ADR) 310#define NETXEN_HW_CRB_HUB_AGT_ADR_PGND \ 311 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGND_CRB_AGT_ADR) 312#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN0 \ 313 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN0_CRB_AGT_ADR) 314#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN1 \ 315 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN1_CRB_AGT_ADR) 316#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN2 \ 317 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN2_CRB_AGT_ADR) 318#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN3 \ 319 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN3_CRB_AGT_ADR) 320#define NETXEN_HW_CRB_HUB_AGT_ADR_PGNC \ 321 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNC_CRB_AGT_ADR) 322#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR0 \ 323 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR0_CRB_AGT_ADR) 324#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR1 \ 325 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR1_CRB_AGT_ADR) 326#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR2 \ 327 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR2_CRB_AGT_ADR) 328#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR3 \ 329 ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR3_CRB_AGT_ADR) 330 331#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSI \ 332 ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSI_CRB_AGT_ADR) 333#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSD \ 334 ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSD_CRB_AGT_ADR) 335#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS0 \ 336 ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS0_CRB_AGT_ADR) 337#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS1 \ 338 ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS1_CRB_AGT_ADR) 339#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS2 \ 340 ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS2_CRB_AGT_ADR) 341#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS3 \ 342 ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS3_CRB_AGT_ADR) 343#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSC \ 344 ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSC_CRB_AGT_ADR) 345 346#define NETXEN_HW_CRB_HUB_AGT_ADR_CAM \ 347 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_NCM_CRB_AGT_ADR) 348#define NETXEN_HW_CRB_HUB_AGT_ADR_TIMR \ 349 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_TMR_CRB_AGT_ADR) 350#define NETXEN_HW_CRB_HUB_AGT_ADR_XDMA \ 351 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_XDMA_CRB_AGT_ADR) 352#define NETXEN_HW_CRB_HUB_AGT_ADR_SN \ 353 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_SN_CRB_AGT_ADR) 354#define NETXEN_HW_CRB_HUB_AGT_ADR_I2Q \ 355 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_I2Q_CRB_AGT_ADR) 356#define NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB \ 357 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_ROMUSB_CRB_AGT_ADR) 358#define NETXEN_HW_CRB_HUB_AGT_ADR_OCM0 \ 359 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM0_CRB_AGT_ADR) 360#define NETXEN_HW_CRB_HUB_AGT_ADR_OCM1 \ 361 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM1_CRB_AGT_ADR) 362#define NETXEN_HW_CRB_HUB_AGT_ADR_LPC \ 363 ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_LPC_CRB_AGT_ADR) 364 365/* 366 * MAX_RCV_CTX : The number of receive contexts that are available on 367 * the phantom. 368 */ 369#define MAX_RCV_CTX 1 370 371#define NETXEN_SRE_INT_STATUS (NETXEN_CRB_SRE + 0x00034) 372#define NETXEN_SRE_PBI_ACTIVE_STATUS (NETXEN_CRB_SRE + 0x01014) 373#define NETXEN_SRE_L1RE_CTL (NETXEN_CRB_SRE + 0x03000) 374#define NETXEN_SRE_L2RE_CTL (NETXEN_CRB_SRE + 0x05000) 375#define NETXEN_SRE_BUF_CTL (NETXEN_CRB_SRE + 0x01000) 376 377#define NETXEN_DMA_BASE(U) (NETXEN_CRB_PCIX_MD + 0x20000 + ((U)<<16)) 378#define NETXEN_DMA_COMMAND(U) (NETXEN_DMA_BASE(U) + 0x00008) 379 380#define NETXEN_I2Q_CLR_PCI_HI (NETXEN_CRB_I2Q + 0x00034) 381 382#define PEG_NETWORK_BASE(N) (NETXEN_CRB_PEG_NET_0 + (((N)&3) << 20)) 383#define CRB_REG_EX_PC 0x3c 384 385#define ROMUSB_GLB (NETXEN_CRB_ROMUSB + 0x00000) 386#define ROMUSB_ROM (NETXEN_CRB_ROMUSB + 0x10000) 387 388#define NETXEN_ROMUSB_GLB_STATUS (ROMUSB_GLB + 0x0004) 389#define NETXEN_ROMUSB_GLB_SW_RESET (ROMUSB_GLB + 0x0008) 390#define NETXEN_ROMUSB_GLB_PAD_GPIO_I (ROMUSB_GLB + 0x000c) 391#define NETXEN_ROMUSB_GLB_CAS_RST (ROMUSB_GLB + 0x0038) 392#define NETXEN_ROMUSB_GLB_TEST_MUX_SEL (ROMUSB_GLB + 0x0044) 393#define NETXEN_ROMUSB_GLB_PEGTUNE_DONE (ROMUSB_GLB + 0x005c) 394#define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL (ROMUSB_GLB + 0x00A8) 395 396#define NETXEN_ROMUSB_GPIO(n) (ROMUSB_GLB + 0x60 + (4 * (n))) 397 398#define NETXEN_ROMUSB_ROM_INSTR_OPCODE (ROMUSB_ROM + 0x0004) 399#define NETXEN_ROMUSB_ROM_ADDRESS (ROMUSB_ROM + 0x0008) 400#define NETXEN_ROMUSB_ROM_WDATA (ROMUSB_ROM + 0x000c) 401#define NETXEN_ROMUSB_ROM_ABYTE_CNT (ROMUSB_ROM + 0x0010) 402#define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT (ROMUSB_ROM + 0x0014) 403#define NETXEN_ROMUSB_ROM_RDATA (ROMUSB_ROM + 0x0018) 404 405/* Lock IDs for ROM lock */ 406#define ROM_LOCK_DRIVER 0x0d417340 407 408/****************************************************************************** 409* 410* Definitions specific to M25P flash 411* 412******************************************************************************* 413* Instructions 414*/ 415#define M25P_INSTR_WREN 0x06 416#define M25P_INSTR_WRDI 0x04 417#define M25P_INSTR_RDID 0x9f 418#define M25P_INSTR_RDSR 0x05 419#define M25P_INSTR_WRSR 0x01 420#define M25P_INSTR_READ 0x03 421#define M25P_INSTR_FAST_READ 0x0b 422#define M25P_INSTR_PP 0x02 423#define M25P_INSTR_SE 0xd8 424#define M25P_INSTR_BE 0xc7 425#define M25P_INSTR_DP 0xb9 426#define M25P_INSTR_RES 0xab 427 428/* all are 1MB windows */ 429 430#define NETXEN_PCI_CRB_WINDOWSIZE 0x00100000 431#define NETXEN_PCI_CRB_WINDOW(A) \ 432 (NETXEN_PCI_CRBSPACE + (A)*NETXEN_PCI_CRB_WINDOWSIZE) 433 434#define NETXEN_CRB_NIU NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_NIU) 435#define NETXEN_CRB_SRE NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SRE) 436#define NETXEN_CRB_ROMUSB \ 437 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_ROMUSB) 438#define NETXEN_CRB_I2Q NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_I2Q) 439#define NETXEN_CRB_MAX NETXEN_PCI_CRB_WINDOW(64) 440 441#define NETXEN_CRB_PCIX_HOST NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH) 442#define NETXEN_CRB_PCIX_HOST2 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH2) 443#define NETXEN_CRB_PEG_NET_0 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN0) 444#define NETXEN_CRB_PEG_NET_1 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN1) 445#define NETXEN_CRB_PEG_NET_2 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN2) 446#define NETXEN_CRB_PEG_NET_3 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN3) 447#define NETXEN_CRB_PEG_NET_D NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGND) 448#define NETXEN_CRB_PEG_NET_I NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGNI) 449#define NETXEN_CRB_DDR_NET NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_MN) 450 451#define NETXEN_CRB_PCIX_MD NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PS) 452#define NETXEN_CRB_PCIE NETXEN_CRB_PCIX_MD 453 454#define ISR_INT_VECTOR (NETXEN_PCIX_PS_REG(PCIX_INT_VECTOR)) 455#define ISR_INT_MASK (NETXEN_PCIX_PS_REG(PCIX_INT_MASK)) 456#define ISR_INT_MASK_SLOW (NETXEN_PCIX_PS_REG(PCIX_INT_MASK)) 457#define ISR_INT_TARGET_STATUS (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS)) 458#define ISR_INT_TARGET_MASK (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK)) 459 460#define NETXEN_PCI_MAPSIZE 128 461#define NETXEN_PCI_DDR_NET (0x00000000UL) 462#define NETXEN_PCI_QDR_NET (0x04000000UL) 463#define NETXEN_PCI_DIRECT_CRB (0x04400000UL) 464#define NETXEN_PCI_CAMQM_MAX (0x04ffffffUL) 465#define NETXEN_PCI_OCM0 (0x05000000UL) 466#define NETXEN_PCI_OCM0_MAX (0x050fffffUL) 467#define NETXEN_PCI_OCM1 (0x05100000UL) 468#define NETXEN_PCI_OCM1_MAX (0x051fffffUL) 469#define NETXEN_PCI_CRBSPACE (0x06000000UL) 470#define NETXEN_PCI_128MB_SIZE (0x08000000UL) 471#define NETXEN_PCI_32MB_SIZE (0x02000000UL) 472 473#define NETXEN_CRB_CAM NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_CAM) 474 475#define NETXEN_ADDR_DDR_NET (0x0000000000000000ULL) 476#define NETXEN_ADDR_DDR_NET_MAX (0x000000000fffffffULL) 477#define NETXEN_ADDR_OCM0 (0x0000000200000000ULL) 478#define NETXEN_ADDR_OCM0_MAX (0x00000002000fffffULL) 479#define NETXEN_ADDR_OCM1 (0x0000000200400000ULL) 480#define NETXEN_ADDR_OCM1_MAX (0x00000002004fffffULL) 481#define NETXEN_ADDR_QDR_NET (0x0000000300000000ULL) 482#define NETXEN_ADDR_QDR_NET_MAX (0x00000003003fffffULL) 483 484 /* 200ms delay in each loop */ 485#define NETXEN_NIU_PHY_WAITLEN 200000 486 /* 10 seconds before we give up */ 487#define NETXEN_NIU_PHY_WAITMAX 50 488#define NETXEN_NIU_MAX_GBE_PORTS 4 489#define NETXEN_NIU_MAX_XG_PORTS 2 490 491#define NETXEN_NIU_MODE (NETXEN_CRB_NIU + 0x00000) 492 493#define NETXEN_NIU_XG_SINGLE_TERM (NETXEN_CRB_NIU + 0x00004) 494#define NETXEN_NIU_XG_DRIVE_HI (NETXEN_CRB_NIU + 0x00008) 495#define NETXEN_NIU_XG_DRIVE_LO (NETXEN_CRB_NIU + 0x0000c) 496#define NETXEN_NIU_XG_DTX (NETXEN_CRB_NIU + 0x00010) 497#define NETXEN_NIU_XG_DEQ (NETXEN_CRB_NIU + 0x00014) 498#define NETXEN_NIU_XG_WORD_ALIGN (NETXEN_CRB_NIU + 0x00018) 499#define NETXEN_NIU_XG_RESET (NETXEN_CRB_NIU + 0x0001c) 500#define NETXEN_NIU_XG_POWER_DOWN (NETXEN_CRB_NIU + 0x00020) 501#define NETXEN_NIU_XG_RESET_PLL (NETXEN_CRB_NIU + 0x00024) 502#define NETXEN_NIU_XG_SERDES_LOOPBACK (NETXEN_CRB_NIU + 0x00028) 503#define NETXEN_NIU_XG_DO_BYTE_ALIGN (NETXEN_CRB_NIU + 0x0002c) 504#define NETXEN_NIU_XG_TX_ENABLE (NETXEN_CRB_NIU + 0x00030) 505#define NETXEN_NIU_XG_RX_ENABLE (NETXEN_CRB_NIU + 0x00034) 506#define NETXEN_NIU_XG_STATUS (NETXEN_CRB_NIU + 0x00038) 507#define NETXEN_NIU_XG_PAUSE_THRESHOLD (NETXEN_CRB_NIU + 0x0003c) 508#define NETXEN_NIU_INT_MASK (NETXEN_CRB_NIU + 0x00040) 509#define NETXEN_NIU_ACTIVE_INT (NETXEN_CRB_NIU + 0x00044) 510#define NETXEN_NIU_MASKABLE_INT (NETXEN_CRB_NIU + 0x00048) 511 512#define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER (NETXEN_CRB_NIU + 0x0004c) 513 514#define NETXEN_NIU_GB_SERDES_RESET (NETXEN_CRB_NIU + 0x00050) 515#define NETXEN_NIU_GB0_GMII_MODE (NETXEN_CRB_NIU + 0x00054) 516#define NETXEN_NIU_GB0_MII_MODE (NETXEN_CRB_NIU + 0x00058) 517#define NETXEN_NIU_GB1_GMII_MODE (NETXEN_CRB_NIU + 0x0005c) 518#define NETXEN_NIU_GB1_MII_MODE (NETXEN_CRB_NIU + 0x00060) 519#define NETXEN_NIU_GB2_GMII_MODE (NETXEN_CRB_NIU + 0x00064) 520#define NETXEN_NIU_GB2_MII_MODE (NETXEN_CRB_NIU + 0x00068) 521#define NETXEN_NIU_GB3_GMII_MODE (NETXEN_CRB_NIU + 0x0006c) 522#define NETXEN_NIU_GB3_MII_MODE (NETXEN_CRB_NIU + 0x00070) 523#define NETXEN_NIU_REMOTE_LOOPBACK (NETXEN_CRB_NIU + 0x00074) 524#define NETXEN_NIU_GB0_HALF_DUPLEX (NETXEN_CRB_NIU + 0x00078) 525#define NETXEN_NIU_GB1_HALF_DUPLEX (NETXEN_CRB_NIU + 0x0007c) 526#define NETXEN_NIU_RESET_SYS_FIFOS (NETXEN_CRB_NIU + 0x00088) 527#define NETXEN_NIU_GB_CRC_DROP (NETXEN_CRB_NIU + 0x0008c) 528#define NETXEN_NIU_GB_DROP_WRONGADDR (NETXEN_CRB_NIU + 0x00090) 529#define NETXEN_NIU_TEST_MUX_CTL (NETXEN_CRB_NIU + 0x00094) 530#define NETXEN_NIU_XG_PAUSE_CTL (NETXEN_CRB_NIU + 0x00098) 531#define NETXEN_NIU_XG_PAUSE_LEVEL (NETXEN_CRB_NIU + 0x000dc) 532#define NETXEN_NIU_XG_SEL (NETXEN_CRB_NIU + 0x00128) 533#define NETXEN_NIU_GB_PAUSE_CTL (NETXEN_CRB_NIU + 0x0030c) 534 535#define NETXEN_NIU_FULL_LEVEL_XG (NETXEN_CRB_NIU + 0x00450) 536 537#define NETXEN_NIU_XG1_RESET (NETXEN_CRB_NIU + 0x0011c) 538#define NETXEN_NIU_XG1_POWER_DOWN (NETXEN_CRB_NIU + 0x00120) 539#define NETXEN_NIU_XG1_RESET_PLL (NETXEN_CRB_NIU + 0x00124) 540 541#define NETXEN_MAC_ADDR_CNTL_REG (NETXEN_CRB_NIU + 0x1000) 542 543#define NETXEN_MULTICAST_ADDR_HI_0 (NETXEN_CRB_NIU + 0x1010) 544#define NETXEN_MULTICAST_ADDR_HI_1 (NETXEN_CRB_NIU + 0x1014) 545#define NETXEN_MULTICAST_ADDR_HI_2 (NETXEN_CRB_NIU + 0x1018) 546#define NETXEN_MULTICAST_ADDR_HI_3 (NETXEN_CRB_NIU + 0x101c) 547 548#define NETXEN_NIU_GB_MAC_CONFIG_0(I) \ 549 (NETXEN_CRB_NIU + 0x30000 + (I)*0x10000) 550#define NETXEN_NIU_GB_MAC_CONFIG_1(I) \ 551 (NETXEN_CRB_NIU + 0x30004 + (I)*0x10000) 552#define NETXEN_NIU_GB_MAC_IPG_IFG(I) \ 553 (NETXEN_CRB_NIU + 0x30008 + (I)*0x10000) 554#define NETXEN_NIU_GB_HALF_DUPLEX_CTRL(I) \ 555 (NETXEN_CRB_NIU + 0x3000c + (I)*0x10000) 556#define NETXEN_NIU_GB_MAX_FRAME_SIZE(I) \ 557 (NETXEN_CRB_NIU + 0x30010 + (I)*0x10000) 558#define NETXEN_NIU_GB_TEST_REG(I) \ 559 (NETXEN_CRB_NIU + 0x3001c + (I)*0x10000) 560#define NETXEN_NIU_GB_MII_MGMT_CONFIG(I) \ 561 (NETXEN_CRB_NIU + 0x30020 + (I)*0x10000) 562#define NETXEN_NIU_GB_MII_MGMT_COMMAND(I) \ 563 (NETXEN_CRB_NIU + 0x30024 + (I)*0x10000) 564#define NETXEN_NIU_GB_MII_MGMT_ADDR(I) \ 565 (NETXEN_CRB_NIU + 0x30028 + (I)*0x10000) 566#define NETXEN_NIU_GB_MII_MGMT_CTRL(I) \ 567 (NETXEN_CRB_NIU + 0x3002c + (I)*0x10000) 568#define NETXEN_NIU_GB_MII_MGMT_STATUS(I) \ 569 (NETXEN_CRB_NIU + 0x30030 + (I)*0x10000) 570#define NETXEN_NIU_GB_MII_MGMT_INDICATE(I) \ 571 (NETXEN_CRB_NIU + 0x30034 + (I)*0x10000) 572#define NETXEN_NIU_GB_INTERFACE_CTRL(I) \ 573 (NETXEN_CRB_NIU + 0x30038 + (I)*0x10000) 574#define NETXEN_NIU_GB_INTERFACE_STATUS(I) \ 575 (NETXEN_CRB_NIU + 0x3003c + (I)*0x10000) 576#define NETXEN_NIU_GB_STATION_ADDR_0(I) \ 577 (NETXEN_CRB_NIU + 0x30040 + (I)*0x10000) 578#define NETXEN_NIU_GB_STATION_ADDR_1(I) \ 579 (NETXEN_CRB_NIU + 0x30044 + (I)*0x10000) 580 581#define NETXEN_NIU_XGE_CONFIG_0 (NETXEN_CRB_NIU + 0x70000) 582#define NETXEN_NIU_XGE_CONFIG_1 (NETXEN_CRB_NIU + 0x70004) 583#define NETXEN_NIU_XGE_IPG (NETXEN_CRB_NIU + 0x70008) 584#define NETXEN_NIU_XGE_STATION_ADDR_0_HI (NETXEN_CRB_NIU + 0x7000c) 585#define NETXEN_NIU_XGE_STATION_ADDR_0_1 (NETXEN_CRB_NIU + 0x70010) 586#define NETXEN_NIU_XGE_STATION_ADDR_1_LO (NETXEN_CRB_NIU + 0x70014) 587#define NETXEN_NIU_XGE_STATUS (NETXEN_CRB_NIU + 0x70018) 588#define NETXEN_NIU_XGE_MAX_FRAME_SIZE (NETXEN_CRB_NIU + 0x7001c) 589#define NETXEN_NIU_XGE_PAUSE_FRAME_VALUE (NETXEN_CRB_NIU + 0x70020) 590#define NETXEN_NIU_XGE_TX_BYTE_CNT (NETXEN_CRB_NIU + 0x70024) 591#define NETXEN_NIU_XGE_TX_FRAME_CNT (NETXEN_CRB_NIU + 0x70028) 592#define NETXEN_NIU_XGE_RX_BYTE_CNT (NETXEN_CRB_NIU + 0x7002c) 593#define NETXEN_NIU_XGE_RX_FRAME_CNT (NETXEN_CRB_NIU + 0x70030) 594#define NETXEN_NIU_XGE_AGGR_ERROR_CNT (NETXEN_CRB_NIU + 0x70034) 595#define NETXEN_NIU_XGE_MULTICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x70038) 596#define NETXEN_NIU_XGE_UNICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x7003c) 597#define NETXEN_NIU_XGE_CRC_ERROR_CNT (NETXEN_CRB_NIU + 0x70040) 598#define NETXEN_NIU_XGE_OVERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x70044) 599#define NETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x70048) 600#define NETXEN_NIU_XGE_LOCAL_ERROR_CNT (NETXEN_CRB_NIU + 0x7004c) 601#define NETXEN_NIU_XGE_REMOTE_ERROR_CNT (NETXEN_CRB_NIU + 0x70050) 602#define NETXEN_NIU_XGE_CONTROL_CHAR_CNT (NETXEN_CRB_NIU + 0x70054) 603#define NETXEN_NIU_XGE_PAUSE_FRAME_CNT (NETXEN_CRB_NIU + 0x70058) 604#define NETXEN_NIU_XG1_CONFIG_0 (NETXEN_CRB_NIU + 0x80000) 605#define NETXEN_NIU_XG1_CONFIG_1 (NETXEN_CRB_NIU + 0x80004) 606#define NETXEN_NIU_XG1_IPG (NETXEN_CRB_NIU + 0x80008) 607#define NETXEN_NIU_XG1_STATION_ADDR_0_HI (NETXEN_CRB_NIU + 0x8000c) 608#define NETXEN_NIU_XG1_STATION_ADDR_0_1 (NETXEN_CRB_NIU + 0x80010) 609#define NETXEN_NIU_XG1_STATION_ADDR_1_LO (NETXEN_CRB_NIU + 0x80014) 610#define NETXEN_NIU_XG1_STATUS (NETXEN_CRB_NIU + 0x80018) 611#define NETXEN_NIU_XG1_MAX_FRAME_SIZE (NETXEN_CRB_NIU + 0x8001c) 612#define NETXEN_NIU_XG1_PAUSE_FRAME_VALUE (NETXEN_CRB_NIU + 0x80020) 613#define NETXEN_NIU_XG1_TX_BYTE_CNT (NETXEN_CRB_NIU + 0x80024) 614#define NETXEN_NIU_XG1_TX_FRAME_CNT (NETXEN_CRB_NIU + 0x80028) 615#define NETXEN_NIU_XG1_RX_BYTE_CNT (NETXEN_CRB_NIU + 0x8002c) 616#define NETXEN_NIU_XG1_RX_FRAME_CNT (NETXEN_CRB_NIU + 0x80030) 617#define NETXEN_NIU_XG1_AGGR_ERROR_CNT (NETXEN_CRB_NIU + 0x80034) 618#define NETXEN_NIU_XG1_MULTICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x80038) 619#define NETXEN_NIU_XG1_UNICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x8003c) 620#define NETXEN_NIU_XG1_CRC_ERROR_CNT (NETXEN_CRB_NIU + 0x80040) 621#define NETXEN_NIU_XG1_OVERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x80044) 622#define NETXEN_NIU_XG1_UNDERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x80048) 623#define NETXEN_NIU_XG1_LOCAL_ERROR_CNT (NETXEN_CRB_NIU + 0x8004c) 624#define NETXEN_NIU_XG1_REMOTE_ERROR_CNT (NETXEN_CRB_NIU + 0x80050) 625#define NETXEN_NIU_XG1_CONTROL_CHAR_CNT (NETXEN_CRB_NIU + 0x80054) 626#define NETXEN_NIU_XG1_PAUSE_FRAME_CNT (NETXEN_CRB_NIU + 0x80058) 627 628/* XG Link status */ 629#define XG_LINK_UP 0x10 630#define XG_LINK_DOWN 0x20 631 632#define NETXEN_CAM_RAM_BASE (NETXEN_CRB_CAM + 0x02000) 633#define NETXEN_CAM_RAM(reg) (NETXEN_CAM_RAM_BASE + (reg)) 634#define NETXEN_FW_VERSION_MAJOR (NETXEN_CAM_RAM(0x150)) 635#define NETXEN_FW_VERSION_MINOR (NETXEN_CAM_RAM(0x154)) 636#define NETXEN_FW_VERSION_SUB (NETXEN_CAM_RAM(0x158)) 637#define NETXEN_ROM_LOCK_ID (NETXEN_CAM_RAM(0x100)) 638 639#define NETXEN_PHY_LOCK_ID (NETXEN_CAM_RAM(0x120)) 640 641/* Lock IDs for PHY lock */ 642#define PHY_LOCK_DRIVER 0x44524956 643 644/* Used for PS PCI Memory access */ 645#define PCIX_PS_OP_ADDR_LO (0x10000) 646/* via CRB (PS side only) */ 647#define PCIX_PS_OP_ADDR_HI (0x10004) 648 649#define PCIX_INT_VECTOR (0x10100) 650#define PCIX_INT_MASK (0x10104) 651 652#define PCIX_MN_WINDOW (0x10200) 653#define PCIX_MS_WINDOW (0x10204) 654#define PCIX_SN_WINDOW (0x10208) 655#define PCIX_CRB_WINDOW (0x10210) 656#define PCIX_CRB_WINDOW_F0 (0x10210) 657#define PCIX_CRB_WINDOW_F1 (0x10230) 658#define PCIX_CRB_WINDOW_F2 (0x10250) 659#define PCIX_CRB_WINDOW_F3 (0x10270) 660 661#define PCIX_TARGET_STATUS (0x10118) 662#define PCIX_TARGET_MASK (0x10128) 663 664#define PCIX_MSI_F0 (0x13000) 665#define PCIX_MSI_F1 (0x13004) 666#define PCIX_MSI_F2 (0x13008) 667#define PCIX_MSI_F3 (0x1300c) 668#define PCIX_MSI_F(i) (0x13000+((i)*4)) 669 670#define PCIX_PS_MEM_SPACE (0x90000) 671 672#define NETXEN_PCIX_PH_REG(reg) (NETXEN_CRB_PCIE + (reg)) 673#define NETXEN_PCIX_PS_REG(reg) (NETXEN_CRB_PCIX_MD + (reg)) 674 675#define NETXEN_PCIE_REG(reg) (NETXEN_CRB_PCIE + (reg)) 676 677#define PCIE_MAX_DMA_XFER_SIZE (0x1404c) 678 679#define PCIE_DCR 0x00d8 680 681#define PCIE_SEM2_LOCK (0x1c010) /* Flash lock */ 682#define PCIE_SEM2_UNLOCK (0x1c014) /* Flash unlock */ 683#define PCIE_SEM3_LOCK (0x1c018) /* Phy lock */ 684#define PCIE_SEM3_UNLOCK (0x1c01c) /* Phy unlock */ 685 686#define PCIE_TGT_SPLIT_CHICKEN (0x12080) 687 688#define PCIE_MAX_MASTER_SPLIT (0x14048) 689 690#define NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL (0x14) 691 692#endif /* __NETXEN_NIC_HDR_H_ */ 693