1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2/* 3 * Copyright (c) 2023, Qualcomm Innovation Center, Inc. All rights reserved. 4 */ 5 6#ifndef _DT_BINDINGS_CLK_QCOM_GCC_X1E80100_H 7#define _DT_BINDINGS_CLK_QCOM_GCC_X1E80100_H 8 9/* GCC clocks */ 10#define GCC_AGGRE_NOC_USB_NORTH_AXI_CLK 0 11#define GCC_AGGRE_NOC_USB_SOUTH_AXI_CLK 1 12#define GCC_AGGRE_UFS_PHY_AXI_CLK 2 13#define GCC_AGGRE_USB2_PRIM_AXI_CLK 3 14#define GCC_AGGRE_USB3_MP_AXI_CLK 4 15#define GCC_AGGRE_USB3_PRIM_AXI_CLK 5 16#define GCC_AGGRE_USB3_SEC_AXI_CLK 6 17#define GCC_AGGRE_USB3_TERT_AXI_CLK 7 18#define GCC_AGGRE_USB4_0_AXI_CLK 8 19#define GCC_AGGRE_USB4_1_AXI_CLK 9 20#define GCC_AGGRE_USB4_2_AXI_CLK 10 21#define GCC_AGGRE_USB_NOC_AXI_CLK 11 22#define GCC_AV1E_AHB_CLK 12 23#define GCC_AV1E_AXI_CLK 13 24#define GCC_AV1E_XO_CLK 14 25#define GCC_BOOT_ROM_AHB_CLK 15 26#define GCC_CAMERA_AHB_CLK 16 27#define GCC_CAMERA_HF_AXI_CLK 17 28#define GCC_CAMERA_SF_AXI_CLK 18 29#define GCC_CAMERA_XO_CLK 19 30#define GCC_CFG_NOC_PCIE_ANOC_AHB_CLK 20 31#define GCC_CFG_NOC_PCIE_ANOC_NORTH_AHB_CLK 21 32#define GCC_CFG_NOC_PCIE_ANOC_SOUTH_AHB_CLK 22 33#define GCC_CFG_NOC_USB2_PRIM_AXI_CLK 23 34#define GCC_CFG_NOC_USB3_MP_AXI_CLK 24 35#define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 25 36#define GCC_CFG_NOC_USB3_SEC_AXI_CLK 26 37#define GCC_CFG_NOC_USB3_TERT_AXI_CLK 27 38#define GCC_CFG_NOC_USB_ANOC_AHB_CLK 28 39#define GCC_CFG_NOC_USB_ANOC_NORTH_AHB_CLK 29 40#define GCC_CFG_NOC_USB_ANOC_SOUTH_AHB_CLK 30 41#define GCC_CNOC_PCIE1_TUNNEL_CLK 31 42#define GCC_CNOC_PCIE2_TUNNEL_CLK 32 43#define GCC_CNOC_PCIE_NORTH_SF_AXI_CLK 33 44#define GCC_CNOC_PCIE_SOUTH_SF_AXI_CLK 34 45#define GCC_CNOC_PCIE_TUNNEL_CLK 35 46#define GCC_DDRSS_GPU_AXI_CLK 36 47#define GCC_DISP_AHB_CLK 37 48#define GCC_DISP_HF_AXI_CLK 38 49#define GCC_DISP_XO_CLK 39 50#define GCC_GP1_CLK 40 51#define GCC_GP1_CLK_SRC 41 52#define GCC_GP2_CLK 42 53#define GCC_GP2_CLK_SRC 43 54#define GCC_GP3_CLK 44 55#define GCC_GP3_CLK_SRC 45 56#define GCC_GPLL0 46 57#define GCC_GPLL0_OUT_EVEN 47 58#define GCC_GPLL4 48 59#define GCC_GPLL7 49 60#define GCC_GPLL8 50 61#define GCC_GPLL9 51 62#define GCC_GPU_CFG_AHB_CLK 52 63#define GCC_GPU_GPLL0_CPH_CLK_SRC 53 64#define GCC_GPU_GPLL0_DIV_CPH_CLK_SRC 54 65#define GCC_GPU_MEMNOC_GFX_CLK 55 66#define GCC_GPU_SNOC_DVM_GFX_CLK 56 67#define GCC_PCIE0_PHY_RCHNG_CLK 57 68#define GCC_PCIE1_PHY_RCHNG_CLK 58 69#define GCC_PCIE2_PHY_RCHNG_CLK 59 70#define GCC_PCIE_0_AUX_CLK 60 71#define GCC_PCIE_0_AUX_CLK_SRC 61 72#define GCC_PCIE_0_CFG_AHB_CLK 62 73#define GCC_PCIE_0_MSTR_AXI_CLK 63 74#define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 64 75#define GCC_PCIE_0_PIPE_CLK 65 76#define GCC_PCIE_0_SLV_AXI_CLK 66 77#define GCC_PCIE_0_SLV_Q2A_AXI_CLK 67 78#define GCC_PCIE_1_AUX_CLK 68 79#define GCC_PCIE_1_AUX_CLK_SRC 69 80#define GCC_PCIE_1_CFG_AHB_CLK 70 81#define GCC_PCIE_1_MSTR_AXI_CLK 71 82#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 72 83#define GCC_PCIE_1_PIPE_CLK 73 84#define GCC_PCIE_1_SLV_AXI_CLK 74 85#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 75 86#define GCC_PCIE_2_AUX_CLK 76 87#define GCC_PCIE_2_AUX_CLK_SRC 77 88#define GCC_PCIE_2_CFG_AHB_CLK 78 89#define GCC_PCIE_2_MSTR_AXI_CLK 79 90#define GCC_PCIE_2_PHY_RCHNG_CLK_SRC 80 91#define GCC_PCIE_2_PIPE_CLK 81 92#define GCC_PCIE_2_SLV_AXI_CLK 82 93#define GCC_PCIE_2_SLV_Q2A_AXI_CLK 83 94#define GCC_PCIE_3_AUX_CLK 84 95#define GCC_PCIE_3_AUX_CLK_SRC 85 96#define GCC_PCIE_3_CFG_AHB_CLK 86 97#define GCC_PCIE_3_MSTR_AXI_CLK 87 98#define GCC_PCIE_3_PHY_AUX_CLK 88 99#define GCC_PCIE_3_PHY_RCHNG_CLK 89 100#define GCC_PCIE_3_PHY_RCHNG_CLK_SRC 90 101#define GCC_PCIE_3_PIPE_CLK 91 102#define GCC_PCIE_3_PIPE_DIV_CLK_SRC 92 103#define GCC_PCIE_3_PIPEDIV2_CLK 93 104#define GCC_PCIE_3_SLV_AXI_CLK 94 105#define GCC_PCIE_3_SLV_Q2A_AXI_CLK 95 106#define GCC_PCIE_4_AUX_CLK 96 107#define GCC_PCIE_4_AUX_CLK_SRC 97 108#define GCC_PCIE_4_CFG_AHB_CLK 98 109#define GCC_PCIE_4_MSTR_AXI_CLK 99 110#define GCC_PCIE_4_PHY_RCHNG_CLK 100 111#define GCC_PCIE_4_PHY_RCHNG_CLK_SRC 101 112#define GCC_PCIE_4_PIPE_CLK 102 113#define GCC_PCIE_4_PIPE_DIV_CLK_SRC 103 114#define GCC_PCIE_4_PIPEDIV2_CLK 104 115#define GCC_PCIE_4_SLV_AXI_CLK 105 116#define GCC_PCIE_4_SLV_Q2A_AXI_CLK 106 117#define GCC_PCIE_5_AUX_CLK 107 118#define GCC_PCIE_5_AUX_CLK_SRC 108 119#define GCC_PCIE_5_CFG_AHB_CLK 109 120#define GCC_PCIE_5_MSTR_AXI_CLK 110 121#define GCC_PCIE_5_PHY_RCHNG_CLK 111 122#define GCC_PCIE_5_PHY_RCHNG_CLK_SRC 112 123#define GCC_PCIE_5_PIPE_CLK 113 124#define GCC_PCIE_5_PIPE_DIV_CLK_SRC 114 125#define GCC_PCIE_5_PIPEDIV2_CLK 115 126#define GCC_PCIE_5_SLV_AXI_CLK 116 127#define GCC_PCIE_5_SLV_Q2A_AXI_CLK 117 128#define GCC_PCIE_6A_AUX_CLK 118 129#define GCC_PCIE_6A_AUX_CLK_SRC 119 130#define GCC_PCIE_6A_CFG_AHB_CLK 120 131#define GCC_PCIE_6A_MSTR_AXI_CLK 121 132#define GCC_PCIE_6A_PHY_AUX_CLK 122 133#define GCC_PCIE_6A_PHY_RCHNG_CLK 123 134#define GCC_PCIE_6A_PHY_RCHNG_CLK_SRC 124 135#define GCC_PCIE_6A_PIPE_CLK 125 136#define GCC_PCIE_6A_PIPE_DIV_CLK_SRC 126 137#define GCC_PCIE_6A_PIPEDIV2_CLK 127 138#define GCC_PCIE_6A_SLV_AXI_CLK 128 139#define GCC_PCIE_6A_SLV_Q2A_AXI_CLK 129 140#define GCC_PCIE_6B_AUX_CLK 130 141#define GCC_PCIE_6B_AUX_CLK_SRC 131 142#define GCC_PCIE_6B_CFG_AHB_CLK 132 143#define GCC_PCIE_6B_MSTR_AXI_CLK 133 144#define GCC_PCIE_6B_PHY_AUX_CLK 134 145#define GCC_PCIE_6B_PHY_RCHNG_CLK 135 146#define GCC_PCIE_6B_PHY_RCHNG_CLK_SRC 136 147#define GCC_PCIE_6B_PIPE_CLK 137 148#define GCC_PCIE_6B_PIPE_DIV_CLK_SRC 138 149#define GCC_PCIE_6B_PIPEDIV2_CLK 139 150#define GCC_PCIE_6B_SLV_AXI_CLK 140 151#define GCC_PCIE_6B_SLV_Q2A_AXI_CLK 141 152#define GCC_PCIE_RSCC_AHB_CLK 142 153#define GCC_PCIE_RSCC_XO_CLK 143 154#define GCC_PCIE_RSCC_XO_CLK_SRC 144 155#define GCC_PDM2_CLK 145 156#define GCC_PDM2_CLK_SRC 146 157#define GCC_PDM_AHB_CLK 147 158#define GCC_PDM_XO4_CLK 148 159#define GCC_QMIP_AV1E_AHB_CLK 149 160#define GCC_QMIP_CAMERA_NRT_AHB_CLK 150 161#define GCC_QMIP_CAMERA_RT_AHB_CLK 151 162#define GCC_QMIP_DISP_AHB_CLK 152 163#define GCC_QMIP_GPU_AHB_CLK 153 164#define GCC_QMIP_VIDEO_CV_CPU_AHB_CLK 154 165#define GCC_QMIP_VIDEO_CVP_AHB_CLK 155 166#define GCC_QMIP_VIDEO_V_CPU_AHB_CLK 156 167#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 157 168#define GCC_QUPV3_WRAP0_CORE_2X_CLK 158 169#define GCC_QUPV3_WRAP0_CORE_CLK 159 170#define GCC_QUPV3_WRAP0_QSPI_S2_CLK 160 171#define GCC_QUPV3_WRAP0_QSPI_S3_CLK 161 172#define GCC_QUPV3_WRAP0_S0_CLK 162 173#define GCC_QUPV3_WRAP0_S0_CLK_SRC 163 174#define GCC_QUPV3_WRAP0_S1_CLK 164 175#define GCC_QUPV3_WRAP0_S1_CLK_SRC 165 176#define GCC_QUPV3_WRAP0_S2_CLK 166 177#define GCC_QUPV3_WRAP0_S2_CLK_SRC 167 178#define GCC_QUPV3_WRAP0_S2_DIV_CLK_SRC 168 179#define GCC_QUPV3_WRAP0_S3_CLK 169 180#define GCC_QUPV3_WRAP0_S3_CLK_SRC 170 181#define GCC_QUPV3_WRAP0_S3_DIV_CLK_SRC 171 182#define GCC_QUPV3_WRAP0_S4_CLK 172 183#define GCC_QUPV3_WRAP0_S4_CLK_SRC 173 184#define GCC_QUPV3_WRAP0_S5_CLK 174 185#define GCC_QUPV3_WRAP0_S5_CLK_SRC 175 186#define GCC_QUPV3_WRAP0_S6_CLK 176 187#define GCC_QUPV3_WRAP0_S6_CLK_SRC 177 188#define GCC_QUPV3_WRAP0_S7_CLK 178 189#define GCC_QUPV3_WRAP0_S7_CLK_SRC 179 190#define GCC_QUPV3_WRAP1_CORE_2X_CLK 180 191#define GCC_QUPV3_WRAP1_CORE_CLK 181 192#define GCC_QUPV3_WRAP1_QSPI_S2_CLK 182 193#define GCC_QUPV3_WRAP1_QSPI_S3_CLK 183 194#define GCC_QUPV3_WRAP1_S0_CLK 184 195#define GCC_QUPV3_WRAP1_S0_CLK_SRC 185 196#define GCC_QUPV3_WRAP1_S1_CLK 186 197#define GCC_QUPV3_WRAP1_S1_CLK_SRC 187 198#define GCC_QUPV3_WRAP1_S2_CLK 188 199#define GCC_QUPV3_WRAP1_S2_CLK_SRC 189 200#define GCC_QUPV3_WRAP1_S2_DIV_CLK_SRC 190 201#define GCC_QUPV3_WRAP1_S3_CLK 191 202#define GCC_QUPV3_WRAP1_S3_CLK_SRC 192 203#define GCC_QUPV3_WRAP1_S3_DIV_CLK_SRC 193 204#define GCC_QUPV3_WRAP1_S4_CLK 194 205#define GCC_QUPV3_WRAP1_S4_CLK_SRC 195 206#define GCC_QUPV3_WRAP1_S5_CLK 196 207#define GCC_QUPV3_WRAP1_S5_CLK_SRC 197 208#define GCC_QUPV3_WRAP1_S6_CLK 198 209#define GCC_QUPV3_WRAP1_S6_CLK_SRC 199 210#define GCC_QUPV3_WRAP1_S7_CLK 200 211#define GCC_QUPV3_WRAP1_S7_CLK_SRC 201 212#define GCC_QUPV3_WRAP2_CORE_2X_CLK 202 213#define GCC_QUPV3_WRAP2_CORE_CLK 203 214#define GCC_QUPV3_WRAP2_QSPI_S2_CLK 204 215#define GCC_QUPV3_WRAP2_QSPI_S3_CLK 205 216#define GCC_QUPV3_WRAP2_S0_CLK 206 217#define GCC_QUPV3_WRAP2_S0_CLK_SRC 207 218#define GCC_QUPV3_WRAP2_S1_CLK 208 219#define GCC_QUPV3_WRAP2_S1_CLK_SRC 209 220#define GCC_QUPV3_WRAP2_S2_CLK 210 221#define GCC_QUPV3_WRAP2_S2_CLK_SRC 211 222#define GCC_QUPV3_WRAP2_S2_DIV_CLK_SRC 212 223#define GCC_QUPV3_WRAP2_S3_CLK 213 224#define GCC_QUPV3_WRAP2_S3_CLK_SRC 214 225#define GCC_QUPV3_WRAP2_S3_DIV_CLK_SRC 215 226#define GCC_QUPV3_WRAP2_S4_CLK 216 227#define GCC_QUPV3_WRAP2_S4_CLK_SRC 217 228#define GCC_QUPV3_WRAP2_S5_CLK 218 229#define GCC_QUPV3_WRAP2_S5_CLK_SRC 219 230#define GCC_QUPV3_WRAP2_S6_CLK 220 231#define GCC_QUPV3_WRAP2_S6_CLK_SRC 221 232#define GCC_QUPV3_WRAP2_S7_CLK 222 233#define GCC_QUPV3_WRAP2_S7_CLK_SRC 223 234#define GCC_QUPV3_WRAP_0_M_AHB_CLK 224 235#define GCC_QUPV3_WRAP_0_S_AHB_CLK 225 236#define GCC_QUPV3_WRAP_1_M_AHB_CLK 226 237#define GCC_QUPV3_WRAP_1_S_AHB_CLK 227 238#define GCC_QUPV3_WRAP_2_M_AHB_CLK 228 239#define GCC_QUPV3_WRAP_2_S_AHB_CLK 229 240#define GCC_SDCC2_AHB_CLK 230 241#define GCC_SDCC2_APPS_CLK 231 242#define GCC_SDCC2_APPS_CLK_SRC 232 243#define GCC_SDCC4_AHB_CLK 233 244#define GCC_SDCC4_APPS_CLK 234 245#define GCC_SDCC4_APPS_CLK_SRC 235 246#define GCC_SYS_NOC_USB_AXI_CLK 236 247#define GCC_UFS_PHY_AHB_CLK 237 248#define GCC_UFS_PHY_AXI_CLK 238 249#define GCC_UFS_PHY_AXI_CLK_SRC 239 250#define GCC_UFS_PHY_ICE_CORE_CLK 240 251#define GCC_UFS_PHY_ICE_CORE_CLK_SRC 241 252#define GCC_UFS_PHY_PHY_AUX_CLK 242 253#define GCC_UFS_PHY_PHY_AUX_CLK_SRC 243 254#define GCC_UFS_PHY_RX_SYMBOL_0_CLK 244 255#define GCC_UFS_PHY_RX_SYMBOL_1_CLK 245 256#define GCC_UFS_PHY_TX_SYMBOL_0_CLK 246 257#define GCC_UFS_PHY_UNIPRO_CORE_CLK 247 258#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 248 259#define GCC_USB20_MASTER_CLK 249 260#define GCC_USB20_MASTER_CLK_SRC 250 261#define GCC_USB20_MOCK_UTMI_CLK 251 262#define GCC_USB20_MOCK_UTMI_CLK_SRC 252 263#define GCC_USB20_MOCK_UTMI_POSTDIV_CLK_SRC 253 264#define GCC_USB20_SLEEP_CLK 254 265#define GCC_USB30_MP_MASTER_CLK 255 266#define GCC_USB30_MP_MASTER_CLK_SRC 256 267#define GCC_USB30_MP_MOCK_UTMI_CLK 257 268#define GCC_USB30_MP_MOCK_UTMI_CLK_SRC 258 269#define GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC 259 270#define GCC_USB30_MP_SLEEP_CLK 260 271#define GCC_USB30_PRIM_MASTER_CLK 261 272#define GCC_USB30_PRIM_MASTER_CLK_SRC 262 273#define GCC_USB30_PRIM_MOCK_UTMI_CLK 263 274#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 264 275#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 265 276#define GCC_USB30_PRIM_SLEEP_CLK 266 277#define GCC_USB30_SEC_MASTER_CLK 267 278#define GCC_USB30_SEC_MASTER_CLK_SRC 268 279#define GCC_USB30_SEC_MOCK_UTMI_CLK 269 280#define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 270 281#define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 271 282#define GCC_USB30_SEC_SLEEP_CLK 272 283#define GCC_USB30_TERT_MASTER_CLK 273 284#define GCC_USB30_TERT_MASTER_CLK_SRC 274 285#define GCC_USB30_TERT_MOCK_UTMI_CLK 275 286#define GCC_USB30_TERT_MOCK_UTMI_CLK_SRC 276 287#define GCC_USB30_TERT_MOCK_UTMI_POSTDIV_CLK_SRC 277 288#define GCC_USB30_TERT_SLEEP_CLK 278 289#define GCC_USB3_MP_PHY_AUX_CLK 279 290#define GCC_USB3_MP_PHY_AUX_CLK_SRC 280 291#define GCC_USB3_MP_PHY_COM_AUX_CLK 281 292#define GCC_USB3_MP_PHY_PIPE_0_CLK 282 293#define GCC_USB3_MP_PHY_PIPE_1_CLK 283 294#define GCC_USB3_PRIM_PHY_AUX_CLK 284 295#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 285 296#define GCC_USB3_PRIM_PHY_COM_AUX_CLK 286 297#define GCC_USB3_PRIM_PHY_PIPE_CLK 287 298#define GCC_USB3_SEC_PHY_AUX_CLK 288 299#define GCC_USB3_SEC_PHY_AUX_CLK_SRC 289 300#define GCC_USB3_SEC_PHY_COM_AUX_CLK 290 301#define GCC_USB3_SEC_PHY_PIPE_CLK 291 302#define GCC_USB3_TERT_PHY_AUX_CLK 292 303#define GCC_USB3_TERT_PHY_AUX_CLK_SRC 293 304#define GCC_USB3_TERT_PHY_COM_AUX_CLK 294 305#define GCC_USB3_TERT_PHY_PIPE_CLK 295 306#define GCC_USB4_0_CFG_AHB_CLK 296 307#define GCC_USB4_0_DP0_CLK 297 308#define GCC_USB4_0_DP1_CLK 298 309#define GCC_USB4_0_MASTER_CLK 299 310#define GCC_USB4_0_MASTER_CLK_SRC 300 311#define GCC_USB4_0_PHY_P2RR2P_PIPE_CLK 301 312#define GCC_USB4_0_PHY_PCIE_PIPE_CLK 302 313#define GCC_USB4_0_PHY_PCIE_PIPE_CLK_SRC 303 314#define GCC_USB4_0_PHY_RX0_CLK 304 315#define GCC_USB4_0_PHY_RX1_CLK 305 316#define GCC_USB4_0_PHY_USB_PIPE_CLK 306 317#define GCC_USB4_0_SB_IF_CLK 307 318#define GCC_USB4_0_SB_IF_CLK_SRC 308 319#define GCC_USB4_0_SYS_CLK 309 320#define GCC_USB4_0_TMU_CLK 310 321#define GCC_USB4_0_TMU_CLK_SRC 311 322#define GCC_USB4_1_CFG_AHB_CLK 312 323#define GCC_USB4_1_DP0_CLK 313 324#define GCC_USB4_1_DP1_CLK 314 325#define GCC_USB4_1_MASTER_CLK 315 326#define GCC_USB4_1_MASTER_CLK_SRC 316 327#define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK 317 328#define GCC_USB4_1_PHY_PCIE_PIPE_CLK 318 329#define GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC 319 330#define GCC_USB4_1_PHY_RX0_CLK 320 331#define GCC_USB4_1_PHY_RX1_CLK 321 332#define GCC_USB4_1_PHY_USB_PIPE_CLK 322 333#define GCC_USB4_1_SB_IF_CLK 323 334#define GCC_USB4_1_SB_IF_CLK_SRC 324 335#define GCC_USB4_1_SYS_CLK 325 336#define GCC_USB4_1_TMU_CLK 326 337#define GCC_USB4_1_TMU_CLK_SRC 327 338#define GCC_USB4_2_CFG_AHB_CLK 328 339#define GCC_USB4_2_DP0_CLK 329 340#define GCC_USB4_2_DP1_CLK 330 341#define GCC_USB4_2_MASTER_CLK 331 342#define GCC_USB4_2_MASTER_CLK_SRC 332 343#define GCC_USB4_2_PHY_P2RR2P_PIPE_CLK 333 344#define GCC_USB4_2_PHY_PCIE_PIPE_CLK 334 345#define GCC_USB4_2_PHY_PCIE_PIPE_CLK_SRC 335 346#define GCC_USB4_2_PHY_RX0_CLK 336 347#define GCC_USB4_2_PHY_RX1_CLK 337 348#define GCC_USB4_2_PHY_USB_PIPE_CLK 338 349#define GCC_USB4_2_SB_IF_CLK 339 350#define GCC_USB4_2_SB_IF_CLK_SRC 340 351#define GCC_USB4_2_SYS_CLK 341 352#define GCC_USB4_2_TMU_CLK 342 353#define GCC_USB4_2_TMU_CLK_SRC 343 354#define GCC_VIDEO_AHB_CLK 344 355#define GCC_VIDEO_AXI0_CLK 345 356#define GCC_VIDEO_AXI1_CLK 346 357#define GCC_VIDEO_XO_CLK 347 358#define GCC_PCIE_3_PIPE_CLK_SRC 348 359#define GCC_PCIE_4_PIPE_CLK_SRC 349 360#define GCC_PCIE_5_PIPE_CLK_SRC 350 361#define GCC_PCIE_6A_PIPE_CLK_SRC 351 362#define GCC_PCIE_6B_PIPE_CLK_SRC 352 363#define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 353 364#define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 354 365#define GCC_USB3_TERT_PHY_PIPE_CLK_SRC 355 366 367/* GCC power domains */ 368#define GCC_PCIE_0_TUNNEL_GDSC 0 369#define GCC_PCIE_1_TUNNEL_GDSC 1 370#define GCC_PCIE_2_TUNNEL_GDSC 2 371#define GCC_PCIE_3_GDSC 3 372#define GCC_PCIE_3_PHY_GDSC 4 373#define GCC_PCIE_4_GDSC 5 374#define GCC_PCIE_4_PHY_GDSC 6 375#define GCC_PCIE_5_GDSC 7 376#define GCC_PCIE_5_PHY_GDSC 8 377#define GCC_PCIE_6_PHY_GDSC 9 378#define GCC_PCIE_6A_GDSC 10 379#define GCC_PCIE_6B_GDSC 11 380#define GCC_UFS_MEM_PHY_GDSC 12 381#define GCC_UFS_PHY_GDSC 13 382#define GCC_USB20_PRIM_GDSC 14 383#define GCC_USB30_MP_GDSC 15 384#define GCC_USB30_PRIM_GDSC 16 385#define GCC_USB30_SEC_GDSC 17 386#define GCC_USB30_TERT_GDSC 18 387#define GCC_USB3_MP_SS0_PHY_GDSC 19 388#define GCC_USB3_MP_SS1_PHY_GDSC 20 389#define GCC_USB4_0_GDSC 21 390#define GCC_USB4_1_GDSC 22 391#define GCC_USB4_2_GDSC 23 392#define GCC_USB_0_PHY_GDSC 24 393#define GCC_USB_1_PHY_GDSC 25 394#define GCC_USB_2_PHY_GDSC 26 395 396/* GCC resets */ 397#define GCC_AV1E_BCR 0 398#define GCC_CAMERA_BCR 1 399#define GCC_DISPLAY_BCR 2 400#define GCC_GPU_BCR 3 401#define GCC_PCIE_0_LINK_DOWN_BCR 4 402#define GCC_PCIE_0_NOCSR_COM_PHY_BCR 5 403#define GCC_PCIE_0_PHY_BCR 6 404#define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 7 405#define GCC_PCIE_0_TUNNEL_BCR 8 406#define GCC_PCIE_1_LINK_DOWN_BCR 9 407#define GCC_PCIE_1_NOCSR_COM_PHY_BCR 10 408#define GCC_PCIE_1_PHY_BCR 11 409#define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 12 410#define GCC_PCIE_1_TUNNEL_BCR 13 411#define GCC_PCIE_2_LINK_DOWN_BCR 14 412#define GCC_PCIE_2_NOCSR_COM_PHY_BCR 15 413#define GCC_PCIE_2_PHY_BCR 16 414#define GCC_PCIE_2_PHY_NOCSR_COM_PHY_BCR 17 415#define GCC_PCIE_2_TUNNEL_BCR 18 416#define GCC_PCIE_3_BCR 19 417#define GCC_PCIE_3_LINK_DOWN_BCR 20 418#define GCC_PCIE_3_NOCSR_COM_PHY_BCR 21 419#define GCC_PCIE_3_PHY_BCR 22 420#define GCC_PCIE_3_PHY_NOCSR_COM_PHY_BCR 23 421#define GCC_PCIE_4_BCR 24 422#define GCC_PCIE_4_LINK_DOWN_BCR 25 423#define GCC_PCIE_4_NOCSR_COM_PHY_BCR 26 424#define GCC_PCIE_4_PHY_BCR 27 425#define GCC_PCIE_4_PHY_NOCSR_COM_PHY_BCR 28 426#define GCC_PCIE_5_BCR 29 427#define GCC_PCIE_5_LINK_DOWN_BCR 30 428#define GCC_PCIE_5_NOCSR_COM_PHY_BCR 31 429#define GCC_PCIE_5_PHY_BCR 32 430#define GCC_PCIE_5_PHY_NOCSR_COM_PHY_BCR 33 431#define GCC_PCIE_6A_BCR 34 432#define GCC_PCIE_6A_LINK_DOWN_BCR 35 433#define GCC_PCIE_6A_NOCSR_COM_PHY_BCR 36 434#define GCC_PCIE_6A_PHY_BCR 37 435#define GCC_PCIE_6A_PHY_NOCSR_COM_PHY_BCR 38 436#define GCC_PCIE_6B_BCR 39 437#define GCC_PCIE_6B_LINK_DOWN_BCR 40 438#define GCC_PCIE_6B_NOCSR_COM_PHY_BCR 41 439#define GCC_PCIE_6B_PHY_BCR 42 440#define GCC_PCIE_6B_PHY_NOCSR_COM_PHY_BCR 43 441#define GCC_PCIE_PHY_BCR 44 442#define GCC_PCIE_PHY_CFG_AHB_BCR 45 443#define GCC_PCIE_PHY_COM_BCR 46 444#define GCC_PCIE_RSCC_BCR 47 445#define GCC_PDM_BCR 48 446#define GCC_QUPV3_WRAPPER_0_BCR 49 447#define GCC_QUPV3_WRAPPER_1_BCR 50 448#define GCC_QUPV3_WRAPPER_2_BCR 51 449#define GCC_QUSB2PHY_HS0_MP_BCR 52 450#define GCC_QUSB2PHY_HS1_MP_BCR 53 451#define GCC_QUSB2PHY_PRIM_BCR 54 452#define GCC_QUSB2PHY_SEC_BCR 55 453#define GCC_QUSB2PHY_TERT_BCR 56 454#define GCC_QUSB2PHY_USB20_HS_BCR 57 455#define GCC_SDCC2_BCR 58 456#define GCC_SDCC4_BCR 59 457#define GCC_UFS_PHY_BCR 60 458#define GCC_USB20_PRIM_BCR 61 459#define GCC_USB30_MP_BCR 62 460#define GCC_USB30_PRIM_BCR 63 461#define GCC_USB30_SEC_BCR 64 462#define GCC_USB30_TERT_BCR 65 463#define GCC_USB3_MP_SS0_PHY_BCR 66 464#define GCC_USB3_MP_SS1_PHY_BCR 67 465#define GCC_USB3_PHY_PRIM_BCR 68 466#define GCC_USB3_PHY_SEC_BCR 69 467#define GCC_USB3_PHY_TERT_BCR 70 468#define GCC_USB3_UNIPHY_MP0_BCR 71 469#define GCC_USB3_UNIPHY_MP1_BCR 72 470#define GCC_USB3PHY_PHY_PRIM_BCR 73 471#define GCC_USB3PHY_PHY_SEC_BCR 74 472#define GCC_USB3PHY_PHY_TERT_BCR 75 473#define GCC_USB3UNIPHY_PHY_MP0_BCR 76 474#define GCC_USB3UNIPHY_PHY_MP1_BCR 77 475#define GCC_USB4_0_BCR 78 476#define GCC_USB4_0_DP0_PHY_PRIM_BCR 79 477#define GCC_USB4_1_DP0_PHY_SEC_BCR 80 478#define GCC_USB4_2_DP0_PHY_TERT_BCR 81 479#define GCC_USB4_1_BCR 82 480#define GCC_USB4_2_BCR 83 481#define GCC_USB_0_PHY_BCR 84 482#define GCC_USB_1_PHY_BCR 85 483#define GCC_USB_2_PHY_BCR 86 484#define GCC_VIDEO_BCR 87 485#endif 486