1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2/* 3 * Copyright (c) 2020, The Linux Foundation. All rights reserved. 4 * Copyright (c) 2021, Linaro Limited 5 */ 6 7#ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM8450_H 8#define _DT_BINDINGS_CLK_QCOM_GCC_SM8450_H 9 10/* GCC HW clocks */ 11#define PCIE_0_PIPE_CLK 1 12#define PCIE_1_PHY_AUX_CLK 2 13#define PCIE_1_PIPE_CLK 3 14#define UFS_PHY_RX_SYMBOL_0_CLK 4 15#define UFS_PHY_RX_SYMBOL_1_CLK 5 16#define UFS_PHY_TX_SYMBOL_0_CLK 6 17#define USB3_PHY_WRAPPER_GCC_USB30_PIPE_CLK 7 18 19/* GCC clocks */ 20#define GCC_AGGRE_NOC_PCIE_0_AXI_CLK 8 21#define GCC_AGGRE_NOC_PCIE_1_AXI_CLK 9 22#define GCC_AGGRE_UFS_PHY_AXI_CLK 10 23#define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 11 24#define GCC_AGGRE_USB3_PRIM_AXI_CLK 12 25#define GCC_ANOC_PCIE_PWRCTL_CLK 13 26#define GCC_BOOT_ROM_AHB_CLK 14 27#define GCC_CAMERA_AHB_CLK 15 28#define GCC_CAMERA_HF_AXI_CLK 16 29#define GCC_CAMERA_SF_AXI_CLK 17 30#define GCC_CAMERA_XO_CLK 18 31#define GCC_CFG_NOC_PCIE_ANOC_AHB_CLK 19 32#define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 20 33#define GCC_CPUSS_AHB_CLK 21 34#define GCC_CPUSS_AHB_CLK_SRC 22 35#define GCC_CPUSS_AHB_POSTDIV_CLK_SRC 23 36#define GCC_CPUSS_CONFIG_NOC_SF_CLK 24 37#define GCC_DDRSS_GPU_AXI_CLK 25 38#define GCC_DDRSS_PCIE_SF_TBU_CLK 26 39#define GCC_DISP_AHB_CLK 27 40#define GCC_DISP_HF_AXI_CLK 28 41#define GCC_DISP_SF_AXI_CLK 29 42#define GCC_DISP_XO_CLK 30 43#define GCC_EUSB3_0_CLKREF_EN 31 44#define GCC_GP1_CLK 32 45#define GCC_GP1_CLK_SRC 33 46#define GCC_GP2_CLK 34 47#define GCC_GP2_CLK_SRC 35 48#define GCC_GP3_CLK 36 49#define GCC_GP3_CLK_SRC 37 50#define GCC_GPLL0 38 51#define GCC_GPLL0_OUT_EVEN 39 52#define GCC_GPLL4 40 53#define GCC_GPLL9 41 54#define GCC_GPU_CFG_AHB_CLK 42 55#define GCC_GPU_GPLL0_CLK_SRC 43 56#define GCC_GPU_GPLL0_DIV_CLK_SRC 44 57#define GCC_GPU_MEMNOC_GFX_CLK 45 58#define GCC_GPU_SNOC_DVM_GFX_CLK 46 59#define GCC_PCIE_0_AUX_CLK 47 60#define GCC_PCIE_0_AUX_CLK_SRC 48 61#define GCC_PCIE_0_CFG_AHB_CLK 49 62#define GCC_PCIE_0_CLKREF_EN 50 63#define GCC_PCIE_0_MSTR_AXI_CLK 51 64#define GCC_PCIE_0_PHY_RCHNG_CLK 52 65#define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 53 66#define GCC_PCIE_0_PIPE_CLK 54 67#define GCC_PCIE_0_PIPE_CLK_SRC 55 68#define GCC_PCIE_0_SLV_AXI_CLK 56 69#define GCC_PCIE_0_SLV_Q2A_AXI_CLK 57 70#define GCC_PCIE_1_AUX_CLK 58 71#define GCC_PCIE_1_AUX_CLK_SRC 59 72#define GCC_PCIE_1_CFG_AHB_CLK 60 73#define GCC_PCIE_1_CLKREF_EN 61 74#define GCC_PCIE_1_MSTR_AXI_CLK 62 75#define GCC_PCIE_1_PHY_AUX_CLK 63 76#define GCC_PCIE_1_PHY_AUX_CLK_SRC 64 77#define GCC_PCIE_1_PHY_RCHNG_CLK 65 78#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 66 79#define GCC_PCIE_1_PIPE_CLK 67 80#define GCC_PCIE_1_PIPE_CLK_SRC 68 81#define GCC_PCIE_1_SLV_AXI_CLK 69 82#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 70 83#define GCC_PDM2_CLK 71 84#define GCC_PDM2_CLK_SRC 72 85#define GCC_PDM_AHB_CLK 73 86#define GCC_PDM_XO4_CLK 74 87#define GCC_QMIP_CAMERA_NRT_AHB_CLK 75 88#define GCC_QMIP_CAMERA_RT_AHB_CLK 76 89#define GCC_QMIP_DISP_AHB_CLK 77 90#define GCC_QMIP_GPU_AHB_CLK 78 91#define GCC_QMIP_PCIE_AHB_CLK 79 92#define GCC_QMIP_VIDEO_CV_CPU_AHB_CLK 80 93#define GCC_QMIP_VIDEO_CVP_AHB_CLK 81 94#define GCC_QMIP_VIDEO_V_CPU_AHB_CLK 82 95#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 83 96#define GCC_QUPV3_WRAP0_CORE_2X_CLK 84 97#define GCC_QUPV3_WRAP0_CORE_CLK 85 98#define GCC_QUPV3_WRAP0_S0_CLK 86 99#define GCC_QUPV3_WRAP0_S0_CLK_SRC 87 100#define GCC_QUPV3_WRAP0_S1_CLK 88 101#define GCC_QUPV3_WRAP0_S1_CLK_SRC 89 102#define GCC_QUPV3_WRAP0_S2_CLK 90 103#define GCC_QUPV3_WRAP0_S2_CLK_SRC 91 104#define GCC_QUPV3_WRAP0_S3_CLK 92 105#define GCC_QUPV3_WRAP0_S3_CLK_SRC 93 106#define GCC_QUPV3_WRAP0_S4_CLK 94 107#define GCC_QUPV3_WRAP0_S4_CLK_SRC 95 108#define GCC_QUPV3_WRAP0_S5_CLK 96 109#define GCC_QUPV3_WRAP0_S5_CLK_SRC 97 110#define GCC_QUPV3_WRAP0_S6_CLK 98 111#define GCC_QUPV3_WRAP0_S6_CLK_SRC 99 112#define GCC_QUPV3_WRAP0_S7_CLK 100 113#define GCC_QUPV3_WRAP0_S7_CLK_SRC 101 114#define GCC_QUPV3_WRAP1_CORE_2X_CLK 102 115#define GCC_QUPV3_WRAP1_CORE_CLK 103 116#define GCC_QUPV3_WRAP1_S0_CLK 104 117#define GCC_QUPV3_WRAP1_S0_CLK_SRC 105 118#define GCC_QUPV3_WRAP1_S1_CLK 106 119#define GCC_QUPV3_WRAP1_S1_CLK_SRC 107 120#define GCC_QUPV3_WRAP1_S2_CLK 108 121#define GCC_QUPV3_WRAP1_S2_CLK_SRC 109 122#define GCC_QUPV3_WRAP1_S3_CLK 110 123#define GCC_QUPV3_WRAP1_S3_CLK_SRC 111 124#define GCC_QUPV3_WRAP1_S4_CLK 112 125#define GCC_QUPV3_WRAP1_S4_CLK_SRC 113 126#define GCC_QUPV3_WRAP1_S5_CLK 114 127#define GCC_QUPV3_WRAP1_S5_CLK_SRC 115 128#define GCC_QUPV3_WRAP1_S6_CLK 116 129#define GCC_QUPV3_WRAP1_S6_CLK_SRC 117 130#define GCC_QUPV3_WRAP2_CORE_2X_CLK 118 131#define GCC_QUPV3_WRAP2_CORE_CLK 119 132#define GCC_QUPV3_WRAP2_S0_CLK 120 133#define GCC_QUPV3_WRAP2_S0_CLK_SRC 121 134#define GCC_QUPV3_WRAP2_S1_CLK 122 135#define GCC_QUPV3_WRAP2_S1_CLK_SRC 123 136#define GCC_QUPV3_WRAP2_S2_CLK 124 137#define GCC_QUPV3_WRAP2_S2_CLK_SRC 125 138#define GCC_QUPV3_WRAP2_S3_CLK 126 139#define GCC_QUPV3_WRAP2_S3_CLK_SRC 127 140#define GCC_QUPV3_WRAP2_S4_CLK 128 141#define GCC_QUPV3_WRAP2_S4_CLK_SRC 129 142#define GCC_QUPV3_WRAP2_S5_CLK 130 143#define GCC_QUPV3_WRAP2_S5_CLK_SRC 131 144#define GCC_QUPV3_WRAP2_S6_CLK 132 145#define GCC_QUPV3_WRAP2_S6_CLK_SRC 133 146#define GCC_QUPV3_WRAP_0_M_AHB_CLK 134 147#define GCC_QUPV3_WRAP_0_S_AHB_CLK 135 148#define GCC_QUPV3_WRAP_1_M_AHB_CLK 136 149#define GCC_QUPV3_WRAP_1_S_AHB_CLK 137 150#define GCC_QUPV3_WRAP_2_M_AHB_CLK 138 151#define GCC_QUPV3_WRAP_2_S_AHB_CLK 139 152#define GCC_SDCC2_AHB_CLK 140 153#define GCC_SDCC2_APPS_CLK 141 154#define GCC_SDCC2_APPS_CLK_SRC 142 155#define GCC_SDCC2_AT_CLK 143 156#define GCC_SDCC4_AHB_CLK 144 157#define GCC_SDCC4_APPS_CLK 145 158#define GCC_SDCC4_APPS_CLK_SRC 146 159#define GCC_SDCC4_AT_CLK 147 160#define GCC_SYS_NOC_CPUSS_AHB_CLK 148 161#define GCC_UFS_0_CLKREF_EN 149 162#define GCC_UFS_PHY_AHB_CLK 150 163#define GCC_UFS_PHY_AXI_CLK 151 164#define GCC_UFS_PHY_AXI_CLK_SRC 152 165#define GCC_UFS_PHY_AXI_HW_CTL_CLK 153 166#define GCC_UFS_PHY_ICE_CORE_CLK 154 167#define GCC_UFS_PHY_ICE_CORE_CLK_SRC 155 168#define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 156 169#define GCC_UFS_PHY_PHY_AUX_CLK 157 170#define GCC_UFS_PHY_PHY_AUX_CLK_SRC 158 171#define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 159 172#define GCC_UFS_PHY_RX_SYMBOL_0_CLK 160 173#define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 161 174#define GCC_UFS_PHY_RX_SYMBOL_1_CLK 162 175#define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 163 176#define GCC_UFS_PHY_TX_SYMBOL_0_CLK 164 177#define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 165 178#define GCC_UFS_PHY_UNIPRO_CORE_CLK 166 179#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 167 180#define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 168 181#define GCC_USB30_PRIM_MASTER_CLK 169 182#define GCC_USB30_PRIM_MASTER_CLK_SRC 170 183#define GCC_USB30_PRIM_MOCK_UTMI_CLK 171 184#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 172 185#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 173 186#define GCC_USB30_PRIM_SLEEP_CLK 174 187#define GCC_USB3_0_CLKREF_EN 175 188#define GCC_USB3_PRIM_PHY_AUX_CLK 176 189#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 177 190#define GCC_USB3_PRIM_PHY_COM_AUX_CLK 178 191#define GCC_USB3_PRIM_PHY_PIPE_CLK 179 192#define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 180 193#define GCC_VIDEO_AHB_CLK 181 194#define GCC_VIDEO_AXI0_CLK 182 195#define GCC_VIDEO_AXI1_CLK 183 196#define GCC_VIDEO_XO_CLK 184 197 198/* GCC resets */ 199#define GCC_CAMERA_BCR 0 200#define GCC_DISPLAY_BCR 1 201#define GCC_GPU_BCR 2 202#define GCC_MMSS_BCR 3 203#define GCC_PCIE_0_BCR 4 204#define GCC_PCIE_0_LINK_DOWN_BCR 5 205#define GCC_PCIE_0_NOCSR_COM_PHY_BCR 6 206#define GCC_PCIE_0_PHY_BCR 7 207#define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 8 208#define GCC_PCIE_1_BCR 9 209#define GCC_PCIE_1_LINK_DOWN_BCR 10 210#define GCC_PCIE_1_NOCSR_COM_PHY_BCR 11 211#define GCC_PCIE_1_PHY_BCR 12 212#define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 13 213#define GCC_PCIE_PHY_BCR 14 214#define GCC_PCIE_PHY_CFG_AHB_BCR 15 215#define GCC_PCIE_PHY_COM_BCR 16 216#define GCC_PDM_BCR 17 217#define GCC_QUPV3_WRAPPER_0_BCR 18 218#define GCC_QUPV3_WRAPPER_1_BCR 19 219#define GCC_QUPV3_WRAPPER_2_BCR 20 220#define GCC_QUSB2PHY_PRIM_BCR 21 221#define GCC_QUSB2PHY_SEC_BCR 22 222#define GCC_SDCC2_BCR 23 223#define GCC_SDCC4_BCR 24 224#define GCC_UFS_PHY_BCR 25 225#define GCC_USB30_PRIM_BCR 26 226#define GCC_USB3_DP_PHY_PRIM_BCR 27 227#define GCC_USB3_DP_PHY_SEC_BCR 28 228#define GCC_USB3_PHY_PRIM_BCR 29 229#define GCC_USB3_PHY_SEC_BCR 30 230#define GCC_USB3PHY_PHY_PRIM_BCR 31 231#define GCC_USB3PHY_PHY_SEC_BCR 32 232#define GCC_USB_PHY_CFG_AHB2PHY_BCR 33 233#define GCC_VIDEO_AXI0_CLK_ARES 34 234#define GCC_VIDEO_AXI1_CLK_ARES 35 235#define GCC_VIDEO_BCR 36 236 237/* GCC power domains */ 238#define PCIE_0_GDSC 0 239#define PCIE_1_GDSC 1 240#define UFS_PHY_GDSC 2 241#define USB30_PRIM_GDSC 3 242 243#endif 244