Searched refs:SPRN_L2CSR0 (Results 1 - 4 of 4) sorted by relevance
| /u-boot/arch/powerpc/cpu/mpc85xx/ |
| H A D | release.S | 267 mtspr SPRN_L2CSR0,r2
269 mfspr r3,SPRN_L2CSR0
281 mtspr SPRN_L2CSR0,r3
284 mfspr r3,SPRN_L2CSR0
|
| H A D | cpu_init.c | 617 mtspr(SPRN_L2CSR0, (L2CSR0_L2FI|L2CSR0_L2LFC));
618 while (mfspr(SPRN_L2CSR0) & (L2CSR0_L2FI|L2CSR0_L2LFC))
627 mtspr(SPRN_L2CSR0, CFG_SYS_INIT_L2CSR0);
630 while (!(mfspr(SPRN_L2CSR0) & L2CSR0_L2E))
|
| H A D | start.S | 227 mfspr r3, SPRN_L2CSR0
233 mfspr r3, SPRN_L2CSR0
240 mtspr SPRN_L2CSR0,r3
243 mfspr r3, SPRN_L2CSR0
247 mfspr r3, SPRN_L2CSR0
253 mtspr SPRN_L2CSR0,r4
|
| /u-boot/arch/powerpc/include/asm/ |
| H A D | processor.h | 496 #define SPRN_L2CSR0 0x3f9 /* L2 Data Cache Control and Status Register 0 */ macro
735 #define L2CSR0 SPRN_L2CSR0
|
Completed in 84 milliseconds