Searched refs:REG_DDR_IO_ADDR (Results 1 - 5 of 5) sorted by relevance

/u-boot/drivers/ddr/marvell/axp/
H A Dddr3_dfs.c351 reg = reg_read(REG_DDR_IO_ADDR) & ~(1 << REG_DDR_IO_CLK_RATIO_OFFS);
352 dfs_reg_write(REG_DDR_IO_ADDR, reg); /* 0x1524 - DDR IO Register */
638 reg = reg_read(REG_DDR_IO_ADDR) & ~(1 << REG_DDR_IO_CLK_RATIO_OFFS);
640 dfs_reg_write(REG_DDR_IO_ADDR, reg); /* 0x1524 - DDR IO Regist */
956 reg = reg_read(REG_DDR_IO_ADDR) |
963 reg = reg_read(REG_DDR_IO_ADDR) &
966 dfs_reg_write(REG_DDR_IO_ADDR, reg); /* 0x1524 - DDR IO Register */
1260 reg = reg_read(REG_DDR_IO_ADDR) |
1264 reg = reg_read(REG_DDR_IO_ADDR) &
1267 dfs_reg_write(REG_DDR_IO_ADDR, re
[all...]
H A Dddr3_axp.h186 #define REG_DDR_IO_ADDR 0x1524 macro
H A Dddr3_spd.c702 if (reg_read(REG_DDR_IO_ADDR) & (1 << REG_DDR_IO_CLK_RATIO_OFFS))
975 if (reg_read(REG_DDR_IO_ADDR) & (1 << REG_DDR_IO_CLK_RATIO_OFFS))
1095 if (reg_read(REG_DDR_IO_ADDR) & (1 << REG_DDR_IO_CLK_RATIO_OFFS))
H A Dddr3_hw_training.c172 if (reg_read(REG_DDR_IO_ADDR) & (1 << REG_DDR_IO_CLK_RATIO_OFFS))
H A Dddr3_init.c542 if ((ddr_width == 64) && (reg_read(REG_DDR_IO_ADDR) &

Completed in 104 milliseconds