/u-boot/drivers/pinctrl/renesas/ |
H A D | pfc-r8a77970.c | 53 #define GPSR0_15 F_(DU_DB5, IP1_31_28) 180 #define IP1_31_28 FM(DU_DB5) F_(0, 0) F_(0, 0) FM(A15) FM(FXR_TXENA_N) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro 277 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \ 456 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5), 457 PINMUX_IPSR_GPSR(IP1_31_28, A15), 458 PINMUX_IPSR_GPSR(IP1_31_28, FXR_TXENA_N), 2244 IP1_31_28
|
H A D | pfc-r8a77980.c | 55 #define GPSR0_15 F_(DU_DB5, IP1_31_28) 214 #define IP1_31_28 FM(DU_DB5) FM(HTX0_A) FM(PWM0_A) FM(A15) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro 327 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \ 535 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5), 536 PINMUX_IPSR_MSEL(IP1_31_28, HTX0_A, SEL_HSCIF0_0), 537 PINMUX_IPSR_MSEL(IP1_31_28, PWM0_A, SEL_PWM0_0), 538 PINMUX_IPSR_GPSR(IP1_31_28, A15), 2698 IP1_31_28
|
H A D | pfc-r8a77995.c | 81 #define GPSR1_8 F_(DU_DG0, IP1_31_28) 226 #define IP1_31_28 FM(DU_DG0) FM(LCDOUT8) FM(MSIOF3_SCK_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro 368 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \ 594 PINMUX_IPSR_GPSR(IP1_31_28, DU_DG0), 595 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT8), 596 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SCK_B, SEL_MSIOF3_1), 2685 IP1_31_28
|
H A D | pfc-r8a77965.c | 134 #define GPSR1_0 F_(A0, IP1_31_28) 276 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_DB0) F_(0, 0) F_(0, 0) FM(PWM3_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro 459 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \ 743 PINMUX_IPSR_GPSR(IP1_31_28, A0), 744 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16), 745 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1), 746 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8), 747 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0), 748 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_ [all...] |
H A D | pfc-r8a77951.c | 128 #define GPSR1_0 F_(A0, IP1_31_28) 270 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_DB0) F_(0, 0) F_(0, 0) FM(PWM3_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro 453 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \ 736 PINMUX_IPSR_GPSR(IP1_31_28, A0), 737 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16), 738 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1), 739 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8), 740 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0), 741 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_ [all...] |
H A D | pfc-r8a7796.c | 134 #define GPSR1_0 F_(A0, IP1_31_28) 276 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_DB0) F_(0, 0) F_(0, 0) FM(PWM3_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro 459 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \ 741 PINMUX_IPSR_GPSR(IP1_31_28, A0), 742 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16), 743 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1), 744 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8), 745 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0), 746 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_ [all...] |
H A D | pfc-r8a77990.c | 123 #define GPSR2_18 F_(AVB_RD2, IP1_31_28) 232 #define IP1_31_28 FM(AVB_RD2) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro 396 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \ 618 PINMUX_IPSR_GPSR(IP1_31_28, AVB_RD2), 4802 IP1_31_28
|