Searched refs:UVD_SOFT_RESET__LMI_SOFT_RESET_MASK (Results 1 - 23 of 23) sorted by relevance

/openbsd-current/sys/dev/pci/drm/amd/amdgpu/
H A Damdgpu_uvd_v4_2.c332 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK);
453 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__LMI_SOFT_RESET_MASK |
H A Damdgpu_uvd_v3_1.c374 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK);
495 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__LMI_SOFT_RESET_MASK |
H A Dvcn_v2_0.c1006 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK;
1180 UVD_SOFT_RESET__LMI_SOFT_RESET_MASK,
1181 ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK);
H A Dvcn_v1_0.c871 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK;
1157 UVD_SOFT_RESET__LMI_SOFT_RESET_MASK,
1158 ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK);
H A Duvd_v5_0.c340 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__LMI_SOFT_RESET_MASK |
H A Dvcn_v4_0.c1082 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK;
1515 tmp |= UVD_SOFT_RESET__LMI_SOFT_RESET_MASK;
H A Dvcn_v4_0_3.c1081 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK;
1313 tmp |= UVD_SOFT_RESET__LMI_SOFT_RESET_MASK;
H A Duvd_v7_0.c878 (uint32_t)(UVD_SOFT_RESET__LMI_SOFT_RESET_MASK |
992 UVD_SOFT_RESET__LMI_SOFT_RESET_MASK |
H A Dvcn_v3_0.c1136 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK;
1578 tmp |= UVD_SOFT_RESET__LMI_SOFT_RESET_MASK;
H A Duvd_v6_0.c746 UVD_SOFT_RESET__LMI_SOFT_RESET_MASK |
/openbsd-current/sys/dev/pci/drm/amd/include/asic_reg/uvd/
H A Duvd_4_0_sh_mask.h670 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Duvd_4_2_sh_mask.h575 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x4 macro
H A Duvd_5_0_sh_mask.h607 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x4 macro
H A Duvd_6_0_sh_mask.h609 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x4 macro
H A Duvd_7_0_sh_mask.h695 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Duvd_3_1_sh_mask.h569 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x4 macro
/openbsd-current/sys/dev/pci/drm/amd/include/asic_reg/vcn/
H A Dvcn_1_0_sh_mask.h1219 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Dvcn_2_0_0_sh_mask.h2825 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Dvcn_2_6_0_sh_mask.h3491 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Dvcn_2_5_sh_mask.h1831 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Dvcn_3_0_0_sh_mask.h2550 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Dvcn_4_0_0_sh_mask.h3752 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Dvcn_4_0_3_sh_mask.h3787 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
[all...]

Completed in 841 milliseconds