Searched refs:INTE (Results 1 - 12 of 12) sorted by relevance

/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/linux/linux-2.6/arch/mips/ddb5xxx/ddb5477/
H A Dirq.c60 #define INTE 4 macro
99 set_pci_int_attr(PCI0, INTE, ACTIVE_LOW, LEVEL_SENSE);
105 set_pci_int_attr(PCI1, INTE, ACTIVE_LOW, LEVEL_SENSE);
/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/linux/linux-2.6/drivers/net/
H A Ddepca.h66 #define INTE 0xfff0 /* Interrupt Enable */ macro
H A Ddepca.c994 outw(csr0 & INTE, DEPCA_DATA);
/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/linux/linux-2.6/sound/pci/emu10k1/
H A Dio.c280 enable = inl(emu->port + INTE) | intrenb;
281 outl(enable, emu->port + INTE);
291 enable = inl(emu->port + INTE) & ~intrenb;
292 outl(enable, emu->port + INTE);
H A Demu10k1x.c85 #define INTE 0x0c /* Interrupt enable register */ macro
334 enable = inl(emu->port + INTE) | intrenb;
335 outl(enable, emu->port + INTE);
345 enable = inl(emu->port + INTE) & ~intrenb;
346 outl(enable, emu->port + INTE);
748 outl(0, chip->port + INTE);
945 outl(0, chip->port + INTE);
H A Demu10k1_main.c167 outl(0, emu->port + INTE);
381 outl(0, emu->port + INTE);
/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/linux/linux-2.6/sound/oss/emu10k1/
H A Dhwaccess.c299 val = inl(card->iobase + INTE) | irq_mask;
300 outl(val, card->iobase + INTE);
313 val = inl(card->iobase + INTE) & ~irq_mask;
314 outl(val, card->iobase + INTE);
H A D8010.h104 #define INTE 0x0c /* Interrupt enable register */ macro
H A Dmain.c962 emu10k1_writefn0(card, INTE, 0);
1206 emu10k1_writefn0(card, INTE, 0);
/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/linux/linux-2.6/sound/pci/ca0106/
H A Dca0106_main.c409 enable = inl(emu->port + INTE) | intrenb;
410 outl(enable, emu->port + INTE);
420 enable = inl(emu->port + INTE) & ~intrenb;
421 outl(enable, emu->port + INTE);
1024 outl(0, chip->port + INTE);
1298 outl(0, chip->port + INTE);
H A Dca0106.h104 #define INTE 0x0c /* Interrupt enable register */ macro
/netgear-WNDR4500v2-V1.0.0.60_1.0.38/src/linux/linux-2.6/include/sound/
H A Demu10k1.h83 which INTE bits enable it) */
117 #define INTE 0x0c /* Interrupt enable register */ macro

Completed in 269 milliseconds