Searched refs:DXIW (Results 1 - 10 of 10) sorted by relevance

/haiku/src/add-ons/accelerants/matrox/engine/
H A Dtvp3026.c59 case 8: DXIW(TVP_CLOCKSEL, 0x25); break;
60 case 16: DXIW(TVP_CLOCKSEL, 0x15); break;
61 case 24: DXIW(TVP_CLOCKSEL, 0x25); break;
62 case 32: DXIW(TVP_CLOCKSEL, 0x05); break;
65 DXIW(TVP_PLLADDR, 0x2a); // 0x2c: 2.4 select P to ...
66 DXIW(TVP_LOOPLLDATA, 0x00); // 0x2f: 2.4.1 ... stop the loop PLL
67 DXIW(TVP_PIXPLLDATA, 0x00); // 0x2d: 2.4.1 ... stop the pixel PLL
73 DXIW(TVP_PLLADDR, 0x00); // 0x2c: 2.4 select N to ...
74 DXIW(TVP_PIXPLLDATA, n | 0xc0); // 0x2d: ... load n, m, p and ...
75 DXIW(TVP_PIXPLLDAT
[all...]
H A Dmga_i2c.c48 DXIW(GENIODATA,0x00);
53 DXIW(GENIOCTRL, (DXIR(GENIOCTRL) | DDC2_DATA));
56 DXIW(GENIOCTRL, (DXIR(GENIOCTRL) & ~DDC2_CLK));
62 DXIW(GENIOCTRL, (DXIR(GENIOCTRL) & ~DDC2_DATA));
89 DXIW(GENIOCTRL,program); /*drive these bits*/
90 DXIW(GENIODATA,0x00); /*to zero*/
312 DXIW(GENIODATA,0x00); /*to zero*/
313 DXIW(GENIOCTRL,0x30); /*drive clock and data*/
314 DXIW(GENIOCTRL,0x00); /*stop driving*/
H A Dmga_general.c276 DXIW (GENCTRL, (DXIR (GENCTRL) & 0x0c));
282 DXIW(MISCCTRL, 0x0c);
321 DXIW(VREFCTRL,0x03);
327 DXIW(PIXCLKCTRL,0x08);
330 DXIW(PIXCLKCTRL, (DXIR(PIXCLKCTRL) | 0x04));
332 DXIW(GENCTRL, DXIR(GENCTRL & 0xfd));
334 DXIW(MISCCTRL,0x1b);
337 DXIW(PIXCLKCTRL, (DXIR(PIXCLKCTRL) & 0xfb));
423 DXIW(VREFCTRL,0x03);
429 DXIW(PIXCLKCTR
[all...]
H A Dmga_crtc.c247 DXIW(GENCTRL, (DXIR(GENCTRL) | 0x20));
249 DXIW(GENCTRL, (DXIR(GENCTRL) & ~0x20));
259 DXIW(GENCTRL, (DXIR(GENCTRL) & ~0x20));
261 DXIW(GENCTRL, (DXIR(GENCTRL) | 0x20));
334 DXIW(SYNCCTRL, (DXIR(SYNCCTRL) & 0x0f));
339 DXIW(SYNCCTRL, (DXIR(SYNCCTRL) & 0xf0));
520 DXIW(CURADDL,curadd >> 10);
521 DXIW(CURADDH,curadd >> 18);
523 DXIW(CURADDL,curadd >> 10);
524 DXIW(CURADD
[all...]
H A Dmga_dac.c90 DXIW(MULCTRL, mode);
127 DXIW(MISCCTRL, (DXIR(MISCCTRL) & 0x1d) | miscctrl);
128 DXIW(TVP_LATCHCTRL, latchctrl);
129 DXIW(TVP_TCOLCTRL, tcolctrl);
130 DXIW(MULCTRL, mulctrl);
212 DXIW(PIXCLKCTRL,(DXIR(PIXCLKCTRL)&0x0F)|0x04); /*disable the PIXPLL*/
213 DXIW(PIXCLKCTRL,(DXIR(PIXCLKCTRL)&0x0C)|0x01); /*select the PIXPLL*/
215 DXIW(PIXPLLCM,(m)); /*set m value*/
216 DXIW(PIXPLLCN,(n)); /*set n value*/
217 DXIW(PIXPLLC
[all...]
H A Dmga_maventv.c679 DXIW(TVO_IDX, MGAMAV_PGM);
680 DXIW(TVO_DATA, 0x01);
1211 DXIW(VIDPLLM, m_result);
1212 DXIW(VIDPLLN, n_result);
1213 DXIW(VIDPLLP, p_result);
1340 DXIW(TVO_IDX, 0x80);
1341 DXIW(TVO_DATA, 0x03);
1345 //DXIW(TVO_IDX, 0x81);
1346 //DXIW(TVO_DATA, 0x00);
1363 DXIW(TVO_ID
[all...]
H A Dmga_bes.c741 DXIW(COLKEY, (ow->alpha.value & ow->alpha.mask));
743 DXIW(COLKEY0RED, (ow->red.value & ow->red.mask));
744 DXIW(COLKEY0GREEN, (ow->green.value & ow->green.mask));
745 DXIW(COLKEY0BLUE, (ow->blue.value & ow->blue.mask));
747 DXIW(COLMSK, ow->alpha.mask);
749 DXIW(COLMSK0RED, ow->red.mask);
750 DXIW(COLMSK0GREEN, ow->green.mask);
751 DXIW(COLMSK0BLUE, ow->blue.mask);
755 DXIW(KEYOPMODE,0x01);
757 DXIW(KEYOPMOD
[all...]
H A Dmga_maven.c282 DXIW(VIDPLLM,(m)); /* set m value */
283 DXIW(VIDPLLN,(n)); /* set n value */
284 DXIW(VIDPLLP,(p)); /* set p value */
480 DXIW(VIDPLLM,(m)); /* set m value */
481 DXIW(VIDPLLN,(n)); /* set n value */
482 DXIW(VIDPLLP,(p)); /* set p value */
H A Dmga_crtc2.c264 DXIW(SYNCCTRL, temp);
/haiku/headers/private/graphics/matrox/
H A Dmga_macros.h321 #define DXIW(A,B) (DACW(PALWTADD,MGADXI_##A),DACW(X_DATAREG,B)) macro

Completed in 105 milliseconds