Lines Matching refs:PCIE2
192 * (PXIE0 -> X8, PCIE1 and PCIE2 -> X4).
264 case 2: printk(KERN_INFO "PCIE2: LOOP %08x\n", SDR_READ(PESDR2_LOOP)); break;
286 mtdcr(DCRN_PEGPL_REGBAH(PCIE2), 0x0000000c);
287 mtdcr(DCRN_PEGPL_REGBAL(PCIE2), 0x10002000);
288 mtdcr(DCRN_PEGPL_REGMSK(PCIE2), 0x00007001);
289 mtdcr(DCRN_PEGPL_SPECIAL(PCIE2), 0x68782800);
312 * PCIE2: 0xc_c000_0000
328 mtdcr(DCRN_PEGPL_CFGBAH(PCIE2), 0x0000000c);
329 mtdcr(DCRN_PEGPL_CFGBAL(PCIE2), 0xc0000000);
330 mtdcr(DCRN_PEGPL_CFGMSK(PCIE2), 0xe0000001); /* 512MB region, valid */
405 mtdcr(DCRN_PEGPL_OMR1BAH(PCIE2), 0x0000000d);
406 mtdcr(DCRN_PEGPL_OMR1BAL(PCIE2), hose->mem_space.start);
407 mtdcr(DCRN_PEGPL_OMR1MSKH(PCIE2), 0x7fffffff);
408 mtdcr(DCRN_PEGPL_OMR1MSKL(PCIE2),