Lines Matching refs:PCIE1
192 * (PXIE0 -> X8, PCIE1 and PCIE2 -> X4).
263 case 1: printk(KERN_INFO "PCIE1: LOOP %08x\n", SDR_READ(PESDR1_LOOP)); break;
279 mtdcr(DCRN_PEGPL_REGBAH(PCIE1), 0x0000000c);
280 mtdcr(DCRN_PEGPL_REGBAL(PCIE1), 0x10001000);
281 mtdcr(DCRN_PEGPL_REGMSK(PCIE1), 0x00007001);
282 mtdcr(DCRN_PEGPL_SPECIAL(PCIE1), 0x68782800);
311 * PCIE1: 0xc_8000_0000
322 mtdcr(DCRN_PEGPL_CFGBAH(PCIE1), 0x0000000c);
323 mtdcr(DCRN_PEGPL_CFGBAL(PCIE1), 0x80000000);
324 mtdcr(DCRN_PEGPL_CFGMSK(PCIE1), 0xe0000001); /* 512MB region, valid */
397 mtdcr(DCRN_PEGPL_OMR1BAH(PCIE1), 0x0000000d);
398 mtdcr(DCRN_PEGPL_OMR1BAL(PCIE1), hose->mem_space.start);
399 mtdcr(DCRN_PEGPL_OMR1MSKH(PCIE1), 0x7fffffff);
400 mtdcr(DCRN_PEGPL_OMR1MSKL(PCIE1),