Lines Matching defs:TARGET_DEV2G5
31 TARGET_DEV2G5 = 37,
2803 #define DEV2G5_DEV_RST_CTRL(t) __REG(TARGET_DEV2G5,\
2855 #define DEV2G5_MAC_ENA_CFG(t) __REG(TARGET_DEV2G5,\
2871 #define DEV2G5_MAC_MODE_CFG(t) __REG(TARGET_DEV2G5,\
2893 #define DEV2G5_MAC_MAXLEN_CFG(t) __REG(TARGET_DEV2G5,\
2903 #define DEV2G5_MAC_TAGS_CFG(t) __REG(TARGET_DEV2G5,\
2931 #define DEV2G5_MAC_TAGS_CFG2(t) __REG(TARGET_DEV2G5,\
2947 #define DEV2G5_MAC_ADV_CHK_CFG(t) __REG(TARGET_DEV2G5,\
2957 #define DEV2G5_MAC_IFG_CFG(t) __REG(TARGET_DEV2G5,\
2985 #define DEV2G5_MAC_HDX_CFG(t) __REG(TARGET_DEV2G5,\
3019 #define DEV2G5_PCS1G_CFG(t) __REG(TARGET_DEV2G5,\
3041 #define DEV2G5_PCS1G_MODE_CFG(t) __REG(TARGET_DEV2G5,\
3063 #define DEV2G5_PCS1G_SD_CFG(t) __REG(TARGET_DEV2G5,\
3085 #define DEV2G5_PCS1G_ANEG_CFG(t) __REG(TARGET_DEV2G5,\
3113 #define DEV2G5_PCS1G_LB_CFG(t) __REG(TARGET_DEV2G5,\
3135 #define DEV2G5_PCS1G_ANEG_STATUS(t) __REG(TARGET_DEV2G5,\
3163 #define DEV2G5_PCS1G_LINK_STATUS(t) __REG(TARGET_DEV2G5,\
3191 #define DEV2G5_PCS1G_STICKY(t) __REG(TARGET_DEV2G5,\
3207 #define DEV2G5_PCS_FX100_CFG(t) __REG(TARGET_DEV2G5,\
3289 #define DEV2G5_PCS_FX100_STATUS(t) __REG(TARGET_DEV2G5,\