Lines Matching refs:rd_cio_state
380 rd_cio_state(struct drm_device *dev, int head,
550 rd_cio_state(dev, head, regp, i);
598 rd_cio_state(dev, head, regp, NV_CIO_CRE_LCD__INDEX);
599 rd_cio_state(dev, head, regp, NV_CIO_CRE_RPC0_INDEX);
600 rd_cio_state(dev, head, regp, NV_CIO_CRE_RPC1_INDEX);
601 rd_cio_state(dev, head, regp, NV_CIO_CRE_LSR_INDEX);
602 rd_cio_state(dev, head, regp, NV_CIO_CRE_PIXEL_INDEX);
603 rd_cio_state(dev, head, regp, NV_CIO_CRE_HEB__INDEX);
604 rd_cio_state(dev, head, regp, NV_CIO_CRE_ENH_INDEX);
606 rd_cio_state(dev, head, regp, NV_CIO_CRE_FF_INDEX);
607 rd_cio_state(dev, head, regp, NV_CIO_CRE_FFLWM__INDEX);
608 rd_cio_state(dev, head, regp, NV_CIO_CRE_21);
611 rd_cio_state(dev, head, regp, NV_CIO_CRE_47);
614 rd_cio_state(dev, head, regp, 0x9f);
616 rd_cio_state(dev, head, regp, NV_CIO_CRE_49);
617 rd_cio_state(dev, head, regp, NV_CIO_CRE_HCUR_ADDR0_INDEX);
618 rd_cio_state(dev, head, regp, NV_CIO_CRE_HCUR_ADDR1_INDEX);
619 rd_cio_state(dev, head, regp, NV_CIO_CRE_HCUR_ADDR2_INDEX);
620 rd_cio_state(dev, head, regp, NV_CIO_CRE_ILACE__INDEX);
639 rd_cio_state(dev, head, regp, NV_CIO_CRE_SCRATCH3__INDEX);
640 rd_cio_state(dev, head, regp, NV_CIO_CRE_SCRATCH4__INDEX);
642 rd_cio_state(dev, head, regp, NV_CIO_CRE_EBR_INDEX);
643 rd_cio_state(dev, head, regp, NV_CIO_CRE_CSB);
644 rd_cio_state(dev, head, regp, NV_CIO_CRE_4B);
645 rd_cio_state(dev, head, regp, NV_CIO_CRE_TVOUT_LATENCY);
649 rd_cio_state(dev, head, regp, NV_CIO_CRE_42);
650 rd_cio_state(dev, head, regp, NV_CIO_CRE_53);
651 rd_cio_state(dev, head, regp, NV_CIO_CRE_54);
655 rd_cio_state(dev, head, regp, NV_CIO_CRE_59);
656 rd_cio_state(dev, head, regp, NV_CIO_CRE_5B);
658 rd_cio_state(dev, head, regp, NV_CIO_CRE_85);
659 rd_cio_state(dev, head, regp, NV_CIO_CRE_86);