Lines Matching refs:ppc
60 #include <dev/ppc/ppcvar.h>
61 #include <dev/ppc/ppcreg.h>
70 #define LOG_PPC(function, ppc, string) \
88 #define PPC_CONFIG_LOCK(ppc) critical_enter()
89 #define PPC_CONFIG_UNLOCK(ppc) critical_exit()
92 const char ppc_driver_name[] = "ppc";
136 struct ppc_data *ppc = DEVTOSOFTC(dev);
138 PPC_ASSERT_LOCKED(ppc);
139 if (!(ppc->ppc_avm & PPB_ECP) && !(ppc->ppc_dtm & PPB_ECP))
142 r = r_ecr(ppc);
147 r = r_ecr(ppc);
164 ppc_detect_fifo(struct ppc_data *ppc)
171 ecr_sav = r_ecr(ppc);
172 ctr_sav = r_ctr(ppc);
175 w_ecr(ppc, 0xf4);
178 ppc->ppc_pword = (r_cnfgA(ppc) & PPC_PWORD_MASK);
181 if (ppc->ppc_pword != PPC_PWORD_8) {
182 LOG_PPC(__func__, ppc, "PWord not supported");
186 w_ecr(ppc, 0x34); /* byte mode, no interrupt, no DMA */
187 ctr = r_ctr(ppc);
188 w_ctr(ppc, ctr | PCD); /* set direction to 1 */
191 w_ecr(ppc, 0xd4);
195 if (r_ecr(ppc) & PPC_FIFO_EMPTY)
197 cc = r_fifo(ppc);
201 LOG_PPC(__func__, ppc, "can't flush FIFO");
206 w_ecr(ppc, 0xd0);
212 w_fifo(ppc, (char)i);
213 if (!ppc->ppc_rthr && (r_ecr(ppc) & PPC_SERVICE_INTR)) {
215 ppc->ppc_rthr = i+1;
217 if (r_ecr(ppc) & PPC_FIFO_FULL) {
218 ppc->ppc_fifo = i+1;
224 LOG_PPC(__func__, ppc, "can't fill FIFO");
228 w_ecr(ppc, 0xd4); /* test mode, no interrupt, no DMA */
229 w_ctr(ppc, ctr & ~PCD); /* set direction to 0 */
230 w_ecr(ppc, 0xd0); /* enable interrupts */
235 for (i=ppc->ppc_fifo; i>0; i--) {
236 if (r_fifo(ppc) != (char)(ppc->ppc_fifo-i)) {
237 LOG_PPC(__func__, ppc, "invalid data in FIFO");
240 if (r_ecr(ppc) & PPC_SERVICE_INTR) {
242 ppc->ppc_wthr = ppc->ppc_fifo - i+1;
245 if (i>1 && (r_ecr(ppc) & PPC_FIFO_EMPTY)) {
246 LOG_PPC(__func__, ppc, "data lost in FIFO");
252 if (!(r_ecr(ppc) & PPC_FIFO_EMPTY)) {
253 LOG_PPC(__func__, ppc, "can't empty the FIFO");
257 w_ctr(ppc, ctr_sav);
258 w_ecr(ppc, ecr_sav);
263 w_ctr(ppc, ctr_sav);
264 w_ecr(ppc, ecr_sav);
270 ppc_detect_port(struct ppc_data *ppc)
273 w_ctr(ppc, 0x0c); /* To avoid missing PS2 ports */
274 w_dtr(ppc, 0xaa);
275 if (r_dtr(ppc) != 0xaa)
289 ppc_reset_epp_timeout(struct ppc_data *ppc)
293 r = r_str(ppc);
294 w_str(ppc, r | 0x1);
295 w_str(ppc, r & 0xfe);
301 ppc_check_epp_timeout(struct ppc_data *ppc)
303 ppc_reset_epp_timeout(ppc);
305 return (!(r_str(ppc) & TIMEOUT));
312 ppc_generic_setmode(struct ppc_data *ppc, int mode)
317 if (mode && !(ppc->ppc_avm & mode))
321 if ((ppc->ppc_avm & PPB_ECP) || (ppc->ppc_dtm & PPB_ECP)) {
326 w_ecr(ppc, PPC_ECR_RESET);
341 w_ecr(ppc, ecr);
344 ppc->ppc_mode = mode;
350 * The ppc driver is free to choose options like FIFO or DMA
353 * The 'RAW' option allows the upper drivers to force the ppc mode
357 ppc_smclike_setmode(struct ppc_data *ppc, int mode)
362 if (mode && !(ppc->ppc_avm & mode))
366 if ((ppc->ppc_avm & PPB_ECP) || (ppc->ppc_dtm & PPB_ECP)) {
371 w_ecr(ppc, PPC_ECR_RESET);
387 w_ecr(ppc, ecr);
390 ppc->ppc_mode = mode;
422 ppc_pc873xx_detect(struct ppc_data *ppc, int chipset_mode) /* XXX mode never forced */
450 ppc->ppc_model = NS_PC87332;
452 ppc->ppc_model = NS_PC87306;
454 ppc->ppc_model = NS_PC87334;
458 ppc->ppc_model = NS_PC87303;
489 if (pc873xx_porttab[val & 0x3] != ppc->ppc_base) {
492 switch (ppc->ppc_base) {
522 if (pc873xx_porttab[val] != ppc->ppc_base) {
525 pc873xx_porttab[val], ppc->ppc_base);
534 if (ppc->ppc_base == 0x378)
540 printf("PC873xx irq %d at 0x%x\n", irq, ppc->ppc_base);
545 if (irq != ppc->ppc_irq) {
550 if (ppc->ppc_base == 0x378 && !(ptr & PC873_CFGLOCK)) {
551 if (ppc->ppc_irq == 7) {
559 printf("PC873xx irq set to %d\n", ppc->ppc_irq);
576 ppc->ppc_avm |= PPB_NIBBLE;
581 ppc->ppc_avm |= PPB_EPP;
587 ppc->ppc_epp = EPP_1_9;
589 ppc->ppc_epp = EPP_1_7;
591 if ((ppc->ppc_model == NS_PC87332) && bootverbose) {
600 ppc->ppc_avm |= PPB_ECP;
605 ppc->ppc_avm |= PPB_PS2;
613 ppc->ppc_avm |= PPB_SPP;
640 ppc->ppc_epp = EPP_1_9; /* XXX */
646 if (ppc->ppc_model == NS_PC87332) {
682 ppc->ppc_avm = chipset_mode;
688 ppc->ppc_type = PPC_TYPE_GENERIC;
689 ppc_generic_setmode(ppc, chipset_mode);
702 ppc_smc37c66xgt_detect(struct ppc_data *ppc, int chipset_mode)
716 PPC_CONFIG_LOCK(ppc);
719 PPC_CONFIG_UNLOCK(ppc);
728 PPC_CONFIG_LOCK(ppc);
731 PPC_CONFIG_UNLOCK(ppc);
757 if (port_address[(int)r] != ppc->ppc_base) {
762 ppc->ppc_model = type;
771 device_printf(ppc->ppc_dev, "SMC registers CR1=0x%x",
786 ppc->ppc_avm |= PPB_ECP | PPB_EPP | PPB_SPP;
799 ppc->ppc_avm |= PPB_SPP;
805 ppc->ppc_avm |= PPB_EPP | PPB_SPP;
811 ppc->ppc_avm |= PPB_ECP | PPB_SPP;
817 ppc->ppc_avm |= PPB_ECP | PPB_EPP | PPB_SPP;
824 ppc->ppc_avm |= PPB_SPP;
831 ppc->ppc_avm = chipset_mode;
868 ppc->ppc_avm = chipset_mode;
872 if (ppc->ppc_avm & PPB_ECP) {
883 if (ppc->ppc_avm & PPB_EPP) {
892 if (ppc->ppc_epp == EPP_1_9)
900 ppc->ppc_type = PPC_TYPE_SMCLIKE;
901 ppc_smclike_setmode(ppc, chipset_mode);
911 ppc_smc37c935_detect(struct ppc_data *ppc, int chipset_mode)
915 PPC_CONFIG_LOCK(ppc);
918 PPC_CONFIG_UNLOCK(ppc);
929 ppc->ppc_model = type;
936 outb(SMC935_DAT, (u_char)((ppc->ppc_base & 0xff00) >> 8));
938 outb(SMC935_DAT, (u_char)(ppc->ppc_base & 0xff));
941 ppc->ppc_avm = PPB_COMPATIBLE; /* default mode */
943 ppc->ppc_avm = chipset_mode;
950 if (ppc->ppc_epp == EPP_1_9) {
954 if (ppc->ppc_epp == EPP_1_7) {
967 if (ppc->ppc_epp == EPP_1_9) {
971 if (ppc->ppc_epp == EPP_1_7) {
984 ppc->ppc_type = PPC_TYPE_SMCLIKE;
985 ppc_smclike_setmode(ppc, chipset_mode);
1006 ppc_w83877f_detect(struct ppc_data *ppc, int chipset_mode)
1042 if (ppc->ppc_base != inb(efdr) * 4) /* 4 bytes boundaries */
1050 ppc->ppc_model = WINB_W83877F;
1054 ppc->ppc_model = WINB_W83877AF;
1058 ppc->ppc_model = WINB_UNKNOWN;
1063 device_printf(ppc->ppc_dev, "0x%x - ", w83877f_keys[i]);
1081 ppc->ppc_type = PPC_TYPE_GENERIC;
1097 device_printf(ppc->ppc_dev,
1106 device_printf(ppc->ppc_dev,
1111 ppc->ppc_avm |= PPB_EPP | PPB_SPP;
1113 device_printf(ppc->ppc_dev, "EPP SPP\n");
1117 ppc->ppc_avm |= PPB_ECP | PPB_SPP;
1119 device_printf(ppc->ppc_dev, "ECP SPP\n");
1123 ppc->ppc_avm |= PPB_ECP | PPB_EPP | PPB_SPP;
1124 ppc->ppc_type = PPC_TYPE_SMCLIKE;
1127 device_printf(ppc->ppc_dev, "ECP+EPP SPP\n");
1148 device_printf(ppc->ppc_dev,
1151 ppc->ppc_type = PPC_TYPE_SMCLIKE;
1156 device_printf(ppc->ppc_dev, "ECP\n");
1162 device_printf(ppc->ppc_dev, "EPP SPP\n");
1164 ppc->ppc_avm = chipset_mode;
1170 switch (ppc->ppc_type) {
1172 ppc_smclike_setmode(ppc, chipset_mode);
1175 ppc_generic_setmode(ppc, chipset_mode);
1187 ppc_generic_detect(struct ppc_data *ppc, int chipset_mode)
1190 ppc->ppc_type = PPC_TYPE_GENERIC;
1193 device_printf(ppc->ppc_dev, "SPP");
1196 w_ecr(ppc, PPC_ECR_PS2);
1197 if ((r_ecr(ppc) & 0xe0) == PPC_ECR_PS2) {
1198 ppc->ppc_dtm |= PPB_ECP | PPB_SPP;
1203 w_ecr(ppc, PPC_ECR_EPP);
1207 if (ppc_check_epp_timeout(ppc)) {
1208 ppc->ppc_dtm |= PPB_EPP;
1210 if (ppc->ppc_dtm & PPB_ECP) {
1212 ppc->ppc_model = SMC_LIKE;
1213 ppc->ppc_type = PPC_TYPE_SMCLIKE;
1223 w_ecr(ppc, PPC_ECR_STD);
1227 ppc->ppc_dtm |= PPB_NIBBLE;
1230 ppc->ppc_avm = chipset_mode;
1232 ppc->ppc_avm = ppc->ppc_dtm;
1237 switch (ppc->ppc_type) {
1239 ppc_smclike_setmode(ppc, chipset_mode);
1242 ppc_generic_setmode(ppc, chipset_mode);
1255 ppc_detect(struct ppc_data *ppc, int chipset_mode) {
1271 if (!ppc_detect_port(ppc) && chipset_mode == 0)
1275 ppc->ppc_avm = PPB_COMPATIBLE;
1283 if (ppc->ppc_flags & 0x40) {
1285 printf("ppc: chipset forced to generic\n");
1288 ppc->ppc_mode = ppc_generic_detect(ppc, chipset_mode);
1293 if ((mode = chipset_detect[i](ppc, chipset_mode)) != -1) {
1294 ppc->ppc_mode = mode;
1302 if ((ppc->ppc_avm & PPB_ECP) && !(ppc->ppc_flags & 0x80))
1303 ppc_detect_fifo(ppc);
1317 struct ppc_data *ppc = DEVTOSOFTC(dev);
1332 #define r_reg(reg,ppc) (bus_read_1((ppc)->res_ioport, reg))
1333 #define w_reg(reg, ppc, byte) (bus_write_1((ppc)->res_ioport, reg, byte))
1337 PPC_ASSERT_LOCKED(ppc);
1342 cc = r_reg(mi->arg[0].i, ppc);
1345 w_reg(mi->arg[0].i, ppc, cc);
1351 ptr = ppc->ppc_ptr;
1354 accum = ppc->ppc_accum;
1356 w_reg(reg, ppc, *ptr++);
1357 ppc->ppc_accum = accum;
1360 w_reg(reg, ppc, *ptr++);
1361 ppc->ppc_ptr = ptr;
1369 ptr = ppc->ppc_ptr;
1372 accum = ppc->ppc_accum;
1374 *ptr++ = r_reg(reg, ppc) & mask;
1375 ppc->ppc_accum = accum;
1378 *ptr++ = r_reg(reg, ppc) & mask;
1379 ppc->ppc_ptr = ptr;
1385 *((char *) mi->arg[2].p) = r_reg(mi->arg[0].i, ppc) &
1396 w_reg(mi->arg[0].i, ppc, (char)mi->arg[1].i);
1407 PPC_UNLOCK(ppc);
1409 PPC_LOCK(ppc);
1421 w_reg(reg, ppc, *p++);
1428 ppc->ppc_accum = mi->arg[0].i;
1433 if (--ppc->ppc_accum > 0)
1439 cc = r_str(ppc);
1446 cc = r_str(ppc);
1453 cc = r_str(ppc);
1465 if ((error = mi->arg[0].f(mi->arg[1].p, ppc->ppc_ptr)))
1472 ppc->ppc_ptr = (char *)mi->arg[0].p;
1532 struct ppc_data *ppc = arg;
1542 PPC_LOCK(ppc);
1543 if (ppc->ppc_intr_hook != NULL &&
1544 ppc->ppc_intr_hook(ppc->ppc_intr_arg) == 0) {
1545 PPC_UNLOCK(ppc);
1549 str = r_str(ppc);
1550 ctr = r_ctr(ppc);
1551 ecr = r_ecr(ppc);
1559 PPC_UNLOCK(ppc);
1565 if ((str & nFAULT) && (ppc->ppc_mode & PPB_ECP)) {
1566 /* check if ppc driver has programmed the
1568 if (ppc->ppc_irqstat & PPC_IRQ_nFAULT) {
1569 w_ecr(ppc, ecr | PPC_nFAULT_INTR);
1570 ppc->ppc_irqstat &= ~PPC_IRQ_nFAULT;
1573 PPC_UNLOCK(ppc);
1578 if (ppc->ppc_irqstat & PPC_IRQ_DMA) {
1580 w_ecr(ppc, ecr | PPC_SERVICE_INTR);
1581 ppc->ppc_irqstat &= ~PPC_IRQ_DMA;
1582 ecr = r_ecr(ppc);
1585 if ((ppc->ppc_avm & PPB_ECP) && (ecr & PPC_ENABLE_DMA)) {
1590 w_ecr(ppc, ecr & ~PPC_ENABLE_DMA);
1591 ecr = r_ecr(ppc);
1593 if (ppc->ppc_dmastat == PPC_DMA_STARTED) {
1597 ppc->ppc_dmadone(ppc);
1598 ppc->ppc_dmastat = PPC_DMA_COMPLETE;
1601 wakeup(ppc);
1604 } else if (ppc->ppc_irqstat & PPC_IRQ_FIFO) {
1606 ppc->ppc_irqstat &= ~PPC_IRQ_FIFO;
1608 PPC_UNLOCK(ppc);
1628 struct ppc_data *ppc = DEVTOSOFTC(dev);
1630 PPC_ASSERT_LOCKED(ppc);
1631 ppc_reset_epp_timeout(ppc);
1639 struct ppc_data *ppc = DEVTOSOFTC(dev);
1641 PPC_ASSERT_LOCKED(ppc);
1642 switch (ppc->ppc_type) {
1644 return (ppc_smclike_setmode(ppc, mode));
1649 return (ppc_generic_setmode(ppc, mode));
1663 struct ppc_data *ppc;
1670 ppc = DEVTOSOFTC(dev);
1671 bzero(ppc, sizeof(struct ppc_data));
1673 ppc->rid_ioport = rid;
1701 ppc->res_ioport = bus_alloc_resource_anywhere(dev, SYS_RES_IOPORT,
1702 &ppc->rid_ioport,
1706 if (ppc->res_ioport != 0) {
1711 ppc->res_ioport = bus_alloc_resource_anywhere(dev,
1713 &ppc->rid_ioport,
1716 if (ppc->res_ioport != 0) {
1726 ppc->ppc_base = rman_get_start(ppc->res_ioport);
1728 ppc->ppc_flags = device_get_flags(dev);
1730 if (!(ppc->ppc_flags & 0x20)) {
1731 ppc->res_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ,
1732 &ppc->rid_irq,
1734 ppc->res_drq = bus_alloc_resource_any(dev, SYS_RES_DRQ,
1735 &ppc->rid_drq,
1739 if (ppc->res_irq)
1740 ppc->ppc_irq = rman_get_start(ppc->res_irq);
1741 if (ppc->res_drq)
1742 ppc->ppc_dmachan = rman_get_start(ppc->res_drq);
1744 ppc->ppc_dev = dev;
1745 ppc->ppc_model = GENERIC;
1747 ppc->ppc_mode = PPB_COMPATIBLE;
1748 ppc->ppc_epp = (ppc->ppc_flags & 0x10) >> 4;
1750 ppc->ppc_type = PPC_TYPE_GENERIC;
1755 if (ppc_detect(ppc, ppc->ppc_flags & 0xf))
1761 if (ppc->res_irq != 0) {
1762 bus_release_resource(dev, SYS_RES_IRQ, ppc->rid_irq,
1763 ppc->res_irq);
1765 if (ppc->res_ioport != 0) {
1766 bus_release_resource(dev, SYS_RES_IOPORT, ppc->rid_ioport,
1767 ppc->res_ioport);
1769 if (ppc->res_drq != 0) {
1770 bus_release_resource(dev, SYS_RES_DRQ, ppc->rid_drq,
1771 ppc->res_drq);
1779 struct ppc_data *ppc = DEVTOSOFTC(dev);
1782 mtx_init(&ppc->ppc_lock, device_get_nameunit(dev), "ppc", MTX_DEF);
1785 ppc_models[ppc->ppc_model], ppc_avms[ppc->ppc_avm],
1786 ppc_modes[ppc->ppc_mode], (PPB_IS_EPP(ppc->ppc_mode)) ?
1787 ppc_epp_protocol[ppc->ppc_epp] : "");
1789 if (ppc->ppc_fifo)
1791 ppc->ppc_fifo, ppc->ppc_wthr, ppc->ppc_rthr);
1793 if (ppc->res_irq) {
1795 error = bus_setup_intr(dev, ppc->res_irq, INTR_TYPE_TTY |
1796 INTR_MPSAFE, NULL, ppcintr, ppc, &ppc->intr_cookie);
1801 mtx_destroy(&ppc->ppc_lock);
1807 ppc->ppbus = device_add_child(dev, "ppbus", -1);
1812 device_probe_and_attach(ppc->ppbus);
1820 struct ppc_data *ppc = DEVTOSOFTC(dev);
1822 if (ppc->res_irq == 0) {
1829 if (ppc->res_irq != 0) {
1830 bus_teardown_intr(dev, ppc->res_irq, ppc->intr_cookie);
1831 bus_release_resource(dev, SYS_RES_IRQ, ppc->rid_irq,
1832 ppc->res_irq);
1834 if (ppc->res_ioport != 0) {
1835 bus_release_resource(dev, SYS_RES_IOPORT, ppc->rid_ioport,
1836 ppc->res_ioport);
1838 if (ppc->res_drq != 0) {
1839 bus_release_resource(dev, SYS_RES_DRQ, ppc->rid_drq,
1840 ppc->res_drq);
1843 mtx_destroy(&ppc->ppc_lock);
1851 struct ppc_data *ppc = DEVTOSOFTC(ppcdev);
1853 PPC_ASSERT_LOCKED(ppc);
1856 bus_write_multi_1(ppc->res_ioport, PPC_EPP_DATA, addr, cnt);
1859 bus_write_multi_2(ppc->res_ioport, PPC_EPP_DATA, (u_int16_t *)addr, cnt);
1862 bus_write_multi_4(ppc->res_ioport, PPC_EPP_DATA, (u_int32_t *)addr, cnt);
1865 bus_read_multi_1(ppc->res_ioport, PPC_EPP_DATA, addr, cnt);
1868 bus_read_multi_2(ppc->res_ioport, PPC_EPP_DATA, (u_int16_t *)addr, cnt);
1871 bus_read_multi_4(ppc->res_ioport, PPC_EPP_DATA, (u_int32_t *)addr, cnt);
1874 return (r_dtr(ppc));
1876 return (r_str(ppc));
1878 return (r_ctr(ppc));
1880 return (r_epp_A(ppc));
1882 return (r_epp_D(ppc));
1884 return (r_ecr(ppc));
1886 return (r_fifo(ppc));
1888 w_dtr(ppc, byte);
1891 w_str(ppc, byte);
1894 w_ctr(ppc, byte);
1897 w_epp_A(ppc, byte);
1900 w_epp_D(ppc, byte);
1903 w_ecr(ppc, byte);
1906 w_fifo(ppc, byte);
1919 struct ppc_data *ppc = (struct ppc_data *)device_get_softc(bus);
1923 PPC_ASSERT_LOCKED(ppc);
1924 *val = (u_long)ppc->ppc_epp;
1927 *val = (uintptr_t)&ppc->ppc_lock;
1939 struct ppc_data *ppc = (struct ppc_data *)device_get_softc(bus);
1943 PPC_ASSERT_LOCKED(ppc);
1944 if (dev != ppc->ppbus)
1947 ppc->ppc_intr_hook = NULL;
1950 if (ppc->ppc_intr_hook != NULL)
1952 ppc->ppc_intr_hook = (void *)val;
1953 ppc->ppc_intr_arg = device_get_softc(dev);
1970 struct ppc_data *ppc = DEVTOSOFTC(bus);
1975 return (ppc->res_irq);
1986 struct ppc_data *ppc = DEVTOSOFTC(bus);
1992 KASSERT(r == ppc->res_irq,
1993 ("ppc child IRQ resource mismatch"));
2001 MODULE_DEPEND(ppc, ppbus, 1, 1, 1);