Lines Matching defs:tgi
342 struct tegra_gpio_irqsrc *tgi, uint32_t val)
347 bit = GPIO_BIT(tgi->irq);
350 bus_write_4(sc->mem_res, reg + GPIO_REGNUM(tgi->irq), tmp);
355 struct tegra_gpio_irqsrc *tgi, uint32_t val, uint32_t mask)
360 bit = GPIO_BIT(tgi->irq);
362 tmp = bus_read_4(sc->mem_res, reg + GPIO_REGNUM(tgi->irq));
365 bus_write_4(sc->mem_res, reg + GPIO_REGNUM(tgi->irq), tmp);
371 struct tegra_gpio_irqsrc *tgi, uint32_t val)
374 intr_write_masked(sc, GPIO_MSK_INT_ENB, tgi, val);
379 struct tegra_gpio_irqsrc *tgi)
382 intr_write_masked(sc, GPIO_INT_CLR, tgi, 1);
386 tegra_gpio_isrc_is_level(struct tegra_gpio_irqsrc *tgi)
389 return (tgi->cfgreg & GPIO_INT_LVL_EDGE);
398 struct tegra_gpio_irqsrc *tgi;
418 tgi = &sc->isrcs[irq];
419 if (!tegra_gpio_isrc_is_level(tgi))
420 tegra_gpio_isrc_eoi(sc, tgi);
421 if (intr_isrc_dispatch(&tgi->isrc, tf) != 0) {
422 tegra_gpio_isrc_mask(sc, tgi, 0);
423 if (tegra_gpio_isrc_is_level(tgi))
424 tegra_gpio_isrc_eoi(sc, tgi);
478 struct tegra_gpio_irqsrc *tgi;
481 tgi = (struct tegra_gpio_irqsrc *)isrc;
482 tegra_gpio_isrc_mask(sc, tgi, 0);
489 struct tegra_gpio_irqsrc *tgi;
492 tgi = (struct tegra_gpio_irqsrc *)isrc;
493 tegra_gpio_isrc_mask(sc, tgi, 1);
608 struct tegra_gpio_irqsrc *tgi;
611 tgi = (struct tegra_gpio_irqsrc *)isrc;
612 if (tegra_gpio_isrc_is_level(tgi))
613 tegra_gpio_isrc_eoi(sc, tgi);
620 struct tegra_gpio_irqsrc *tgi;
623 tgi = (struct tegra_gpio_irqsrc *)isrc;
624 tegra_gpio_isrc_mask(sc, tgi, 1);
631 struct tegra_gpio_irqsrc *tgi;
634 tgi = (struct tegra_gpio_irqsrc *)isrc;
636 tegra_gpio_isrc_mask(sc, tgi, 0);
637 if (tegra_gpio_isrc_is_level(tgi))
638 tegra_gpio_isrc_eoi(sc, tgi);
649 struct tegra_gpio_irqsrc *tgi;
652 tgi = (struct tegra_gpio_irqsrc *)isrc;
680 return (tgi->cfgreg == cfgreg ? 0 : EINVAL);
682 tgi->cfgreg = cfgreg;
683 intr_write_modify(sc, GPIO_INT_LVL, tgi, cfgreg, GPIO_INT_LVL_MASK);
694 struct tegra_gpio_irqsrc *tgi;
697 tgi = (struct tegra_gpio_irqsrc *)isrc;
700 tegra_gpio_isrc_mask(sc, tgi, 0);