Lines Matching defs:ALCHEMY_GPIO2_BASE
18 #define ALCHEMY_GPIO2_BASE 200
23 #define ALCHEMY_GPIO2_MAX (ALCHEMY_GPIO2_BASE + ALCHEMY_GPIO2_NUM - 1)
61 gpio -= ALCHEMY_GPIO2_BASE;
80 return ALCHEMY_GPIO2_BASE + (irq - AU1500_GPIO200_INT) + 0;
82 return ALCHEMY_GPIO2_BASE + (irq - AU1500_GPIO204_INT) + 4;
84 return ALCHEMY_GPIO2_BASE + (irq - AU1500_GPIO206_INT) + 6;
86 return ALCHEMY_GPIO2_BASE + 8;
99 gpio -= ALCHEMY_GPIO2_BASE;
113 return ALCHEMY_GPIO2_BASE + 8;
134 gpio -= ALCHEMY_GPIO2_BASE;
153 return ALCHEMY_GPIO2_BASE + (irq - AU1550_GPIO200_INT) + 0;
157 return ALCHEMY_GPIO2_BASE + (irq - AU1550_GPIO206_INT) + 6;
170 gpio -= ALCHEMY_GPIO2_BASE;
188 return ALCHEMY_GPIO2_BASE + (irq - AU1200_GPIO200_INT) + 0;
190 return ALCHEMY_GPIO2_BASE + 3;
192 return ALCHEMY_GPIO2_BASE + (irq - AU1200_GPIO204_INT) + 4;
256 * parameter must be in range of ALCHEMY_GPIO2_BASE..ALCHEMY_GPIO2_MAX.
260 unsigned long mask = 1 << (gpio - ALCHEMY_GPIO2_BASE);
273 mask = ((v) ? 0x00010001 : 0x00010000) << (gpio - ALCHEMY_GPIO2_BASE);
280 return au_readl(GPIO2_PINSTATE) & (1 << (gpio - ALCHEMY_GPIO2_BASE));
304 return ((gpio >= ALCHEMY_GPIO2_BASE) && (gpio <= ALCHEMY_GPIO2_MAX));
375 gpio2 -= ALCHEMY_GPIO2_BASE;
399 gpio2 -= ALCHEMY_GPIO2_BASE;
445 return (gpio >= ALCHEMY_GPIO2_BASE) ?
452 return (gpio >= ALCHEMY_GPIO2_BASE) ?
459 return (gpio >= ALCHEMY_GPIO2_BASE) ?
466 if (gpio >= ALCHEMY_GPIO2_BASE)
474 return (gpio >= ALCHEMY_GPIO2_BASE) ?
486 return (gpio >= ALCHEMY_GPIO2_BASE) ?