167754Smsmith/* 267754Smsmith * This header provides constants for binding intel,x86-pinctrl. 367754Smsmith */ 467754Smsmith 567754Smsmith#ifndef _DT_BINDINGS_GPIO_X86_GPIO_H 667754Smsmith#define _DT_BINDINGS_GPIO_X86_GPIO_H 7217365Sjkim 8217365Sjkim#include <dt-bindings/gpio/gpio.h> 970243Smsmith 1067754Smsmith#define GPIO_MODE_NATIVE 0 11217365Sjkim#define GPIO_MODE_GPIO 1 12217365Sjkim 13217365Sjkim#define GPIO_MODE_FUNC0 0 14217365Sjkim#define GPIO_MODE_FUNC1 1 15217365Sjkim#define GPIO_MODE_FUNC2 2 16217365Sjkim#define GPIO_MODE_FUNC3 3 17217365Sjkim#define GPIO_MODE_FUNC4 4 18217365Sjkim#define GPIO_MODE_FUNC5 5 19217365Sjkim#define GPIO_MODE_FUNC6 6 20217365Sjkim 21217365Sjkim#define PIN_INPUT 0 22217365Sjkim#define PIN_OUTPUT 1 23217365Sjkim 24217365Sjkim#define PIN_INPUT_NOPULL 0 2567754Smsmith#define PIN_INPUT_PULLUP 1 26217365Sjkim#define PIN_INPUT_PULLDOWN 2 27217365Sjkim 28217365Sjkim#define PULL_STR_2K 0 2967754Smsmith#define PULL_STR_20K 2 30217365Sjkim 31217365Sjkim#define ROUTE_SCI 0 32217365Sjkim#define ROUTE_SMI 1 33217365Sjkim 34217365Sjkim#define OWNER_ACPI 0 35217365Sjkim#define OWNER_GPIO 1 36217365Sjkim 37217365Sjkim#define PIRQ_APIC_MASK 0 38217365Sjkim#define PIRQ_APIC_ROUTE 1 39217365Sjkim 40217365Sjkim#define TRIGGER_EDGE 0 41217365Sjkim#define TRIGGER_LEVEL 1 42217365Sjkim 4367754Smsmith#endif 4467754Smsmith