sromrev boardrev boardflags2 FORCEHT %d pcie_polarity 0x%x pcie_aspm_ovr 0x%x PCIE link speed: %d
host2dev_0 uart0msr pcicfg seci_uart_bauddiv gci_miscctl pad133 boardtype fabid pad139 chiprev d2h1_dmaregs eci_datatag gci_uartescval pcicore_down jtagctrl eci_inputintpolaritymi gci_gpiowakemask pcie_configspace eci_output pcie_extendL1timer pcicore_info_t eci_intmaskhi pcie_war_serdes pciegen1_mdioop gci_seciauxrx pad446 uint32 sbpciregs_t gci_eventintstat h2d_intrlazy_0 write pcicore_pciereg dataintf d2h_intmask_0 gci_level_polreg pciegen2_mdioop sbtopci0 bp_addrhigh sbtopci2 uart0fcr gci_control_0 gci_control_1 issim state gci_indirect_addr pcie_devdmaregs_t pm_value bp_data eci_autobaudctr pcicore_fixlatencytimer PCI_HEADER_NORMAL pcie_mdiowrite type eci_rev35 gci_levelintmask pad43 pad46 arbcontrol gci_corestat _CSBTBL gci_uartreadid physmedia bufsize gci_secimsr gci_seciauxtx pcicore_pmeen pciecap_ltr1_reg_offset eci_eventmasklo origsize flash_config gsiodata pad51 pad55 nflashrowaddr pad59 otplayoutextension pcie_misc_config_fixup boardflags gci_secitx_datamask clkdiv2 seci_uart_msr boardflags2 pad212 pcicore_sleep ssid pad217 eci_eventmaskmi configaddr hw_war pcie_ltrenable pcicore_pmestat pcie_configspace_get pad61 gci_inbandlevelintmask retention_ctl gci_corectrl pvars eci_uartescvalue eci_intmasklo uart1data pciedev_crwlpciegen2_182 pad223 d2h_intstat_0 pmecap_offset uintptr gpiopulldown chipcregs_t flashdata res_dep_mask pcie_serdes_spinwait val16 mdiodata pcie_disable_TL_clk_gating eci_intmaskmi gci_rxfifoctrl pciewar160 signed char pciewar162 pmustrapopt chipcontrol_addr pcie_get_ssid alp_KHz pcie_polarity sromaddress gci_secifcr min_res_mask pmucontrol_ext ide_attrwait unsigned char pad85 pcie_lcreg pad39 d2h2_dmaregs pcieinddata h2d0_dmaregs prog_config gci_secif1tx_offset pcie_war_noplldown gsioaddress cap_id pcie_set_L1_entry_time res_pending pad92 mdiorddata pad99 res_req_timer socitype char slow_clk_ctl pmecap gci_gpiomask uart0lcr pllcontrol_data seci_uart_data gci_rxfifo_common_ctrl gci_secilcr pcicore_pmecap long long unsigned int pcie_reqsize si_pub bcmstrbuf reg_val uart1lsr broadcastdata pad263 gci_secififolevel errlogaddr tmpval uint pcie_doorbell pcie_mdioop eci_auxrx pcieregs sprom buscoretype pcie_configspace_cache pcie_mdiosetblock boardrev host2dev_1 uart0data h2d2_dmaregs sromcontrol pad270 mdioslave pad278 pad312 ide_iowait gci_seciuartdata pad319 pcicore_deinit ltrhysteresiscnt pcie_survive_perst pcie_get_request_size iocstatus pad58 pcmcia_config gci_levelintstat clockcontrol_m2 clockcontrol_m3 sbtopci1 eci_prerev35 uart1scratch pad302 pcie_mps obffdatastatus pcie_hw_L1SS_war ltrspacing eci_auxtx eci_eventhi sbpcieregs ide_memwait clockcontrol_pci pad36 pcie_devdmaregs gsioctrl /home/antony/R7000/V1.0.5.42_1.1.76/src/router/compressed bcastdata gpioeventintpolarity pcicore_up broadcastaddress osl_t pad291 pcieltrspacing_reg res_state seci_uart_lcr bp_addrlow long unsigned int sr_control1 gpioouten pcie_configspace_restore pciedev_crwlpciegen2 pciedev_crwlpciegen2_180 nflashconf pmucapabilities gci_secif0tx_offset biststatus pmuwatchdog byte_val gpiodebugsel gpiopullup pcicore_attach pcie_doorbell_t status0 pad344 mdioctrl pcie_set_L1substate gci_corecaps0 gci_corecaps1 gci_corecaps2 d2h3_dmaregs pcie_set_request_size ide_config h2d1_dmaregs intmask flashconf gci_input eci_control cap_ptr retval cap_data uart0mcr pad354 pad357 enab pcicore_pmestatclr socirev gpioeventintmask gci_secimcr fref_sel_delay eci_outputhi bustype long long int pmuintstatus pcie_pr42767 flashstrconfig uart1imr pcie_get_maxpayload_size gci_secibauddiv enable uart1msr pad360 pcie_obffenable pad363 pad365 sromdata pcie_clkreq_upd pmurev eci_eventlo double gpiotimeroutmask clockcontrol_n gpioout eci_inputhi buscorerev mask system_clk_ctl chip otpprog pcie_hw_LTR_war sbpcieregs_t control float eci_eventmi pciecap_ltr2_reg_offset retention_grpidx pad81 eci_controlhi bist boardvendor unsigned int pcie_war_aspm_clkreq pciecap_lcreg_offset pciedev_reg_pm_clk_period buflen mdiocontrol uart1fcr otpcontrol1 pcicore_dump_pcieinfo gpioenable configdata mailboxintmsk pcicore_hwup ccrev clockcontrol_sb errlog clk_ctl_st gpiotimerval pcie_get_link_speed mdio_ctrl gpiointpolarity gci_chipctrl pci_pr32414 timer_val pciecap_devctrl_offset cccaps offset pcie2_mdiosetblock lattim pmebits pciedev_prep_D3 max_res_mask seci_uart_mcr sr_control0 pcie_set_ctrlreg pmuintmask0 pmuintmask1 clkdiv clkstatestretch eci_outputlo SECI_statusmask bool res_timer pad118 reg16 gci_secitx_datatag pcie_devcontrol_mps pad441 pcicore_pmecap_fast chipid eci_inputlo pcicore_pmeclr pcie_mdioread sbtopcimailbox pcie_set_maxpayload_size pcicore_find_pci_capability gci_output origidx gci_intmask pcmcia_memwait pcieltrhysteresiscnt_reg pcie_set_LTRvals buscoreidx pad458 eci_inputmi seci_uart_fcr eci_controllo res_updn_timer size res_req_mask eci_eventmaskhi GNU C 4.5.3 lt35 devstsctr2 substate slave_bypass d2h_intrlazy_0 flashaddress reg32 sromotp pmucontrol pciecfg capabilities bp_indaccess regcontrol_addr addrlow pad461 pciregs pcie_war_pci_setup pcie_ltr_reg pcie1 pcie2 prog_waitcount nflashdata jtagdr pcicore_pcieserdesreg uart0scratch pcicore_init pcie_war_aspm_ovr pad475 gpioevent chipcontrol PCI_HEADER_CARDBUS pcie_power_save_enable regs nflashcoladdr seci_uart_baudadj pcie_devcontrol_mrrs PCI_HEADER_BRIDGE pcie_writereg pwr_int_status pad485 uart1lcr gci_eventintmask pciecap_devctrl2_offset obffintstatus req_cap_id pmu_xtalfreq gpio_control status1 regaddr d2h0_dmaregs obffcontrol clkstretch chippkg gpiosel slowclkperiod uart0lsr watchdog mailboxint uint8 pcie_war_pmebits origbuf pcieindaddr flashcontrol h2d_intmask_0 SECI_config gci_secilsr pciecap_ltr0_reg_offset chipstatus short int mdiowrdata pcie_get_bar0 mode eci_uartfifolevel __osl_v pwr_int_mask clkreqenctrl addrhigh gci_baudadj corecontrol pcie_get_L1substate gpiointmask capabilities_ext addrtype clkrun otpstatus gci_inbandeventintmask pcie_power_save_upd eci_inputintpolarityhi pllcontrol_addr gci_seciusef0tx_reg pcie_power_save pmustatus nflashwaitcnt0 retention_grpctl res_table_sel cccaps_ext dev2host_0 dev2host_1 pcie_ltr_war pcmcia_attrwait SECI_status eromptr osl_info gci_event gci_gpiostatus sbtopcie0 /home/antony/R7000/V1.0.5.42_1.1.76/src/shared/nicpci.c gci_wakemask pmucaps intstatus extend jtagir pcicore_dump sbtopcie1 h2d3_dmaregs ltr_state regval pcie_war_ovr_aspm_update gpiocontrol pad104 pcie_clkreq pad106 sbtopcie2 pcie_readreg gci_chipsts sr_capability flash_waitcount pll_on_delay pmutimer dbls otpcontrol pcmcia_iowait short unsigned int h2d_intstat_0 seci_uart_lsr SECI_rxnibchanged otplayout gci_intstat pcie_war_polarity chipcontrol_data gci_gpioctl ge35 pcie_set_error_injection gci_gpiointmask res_req_timer_sel sbpciregs aspm bcastaddr enter_D3 pcie_war_delay_perst_enab jtagcmd uchar pad125 pad129 data uart1mcr chipst gci_secif0rx_offset uint16 eci_inputintpolaritylo regcontrol_data nflashctrl gpioin uart0imr gci_secirx_datatag
GCC: (Buildroot 2012.02) 4.5.3
.symtab .strtab .shstrtab .text .data .bss .debug_abbrev .rel.debug_info .rel.debug_line .rodata .rel.text.pcicore_init .rel.text.pcicore_deinit .text.pcicore_find_pci_capability .rel.text.pcie_readreg .rel.text.pcie_writereg .rel.text.pcie_mdiosetblock .rel.text.pcie2_mdiosetblock .rel.text.pcie_mdioop .rel.text.pciegen2_mdioop .rel.text.pciegen1_mdioop .rel.text.pcie_mdioread .rel.text.pcie_mdiowrite .text.pcie_devcontrol_mrrs .text.pcie_devcontrol_mps .text.pcie_clkreq .text.pcie_ltrenable .text.pcie_obffenable .rel.text.pcie_ltr_reg .text.pcieltrspacing_reg .text.pcieltrhysteresiscnt_reg .rel.text.pcie_extendL1timer .rel.text.pcie_clkreq_upd .rel.text.pcie_war_polarity .text.pcie_war_aspm_clkreq .text.pcie_war_pmebits .rel.text.pcie_war_serdes .text.pcie_misc_config_fixup .rel.text.pcie_war_noplldown .rel.text.pcie_war_pci_setup .rel.text.pcie_war_ovr_aspm_update .rel.text.pcie_ltr_war .text.pcie_set_LTRvals .rel.text.pcie_hw_L1SS_war .rel.text.pcie_hw_LTR_war .rel.text.pciedev_prep_D3 .rel.text.pciedev_crwlpciegen2 .rel.text.pciedev_crwlpciegen2_180 .rel.text.pciedev_crwlpciegen2_182 .rel.text.pciedev_reg_pm_clk_period .text.pcie_power_save_enable .rel.text.pcie_power_save_upd .text.pcie_war_delay_perst_enab .rel.text.pcie_set_request_size .text.pcie_get_request_size .rel.text.pcie_set_maxpayload_size .text.pcie_get_maxpayload_size .rel.text.pcie_disable_TL_clk_gating .rel.text.pcie_set_L1_entry_time .rel.text.pcie_set_error_injection .rel.text.pcie_set_L1substate .text.pcie_get_L1substate .rel.text.pcicore_attach .rel.text.pcicore_hwup .rel.text.pcicore_up .rel.text.pcicore_sleep .rel.text.pcicore_down .rel.text.pcicore_pmecap_fast .rel.text.pcicore_pmecap .rel.text.pcicore_pmeen .rel.text.pcicore_pmestat .rel.text.pcicore_pmestatclr .rel.text.pcicore_pmeclr .text.pcicore_fixlatencytimer .text.pcie_lcreg .rel.text.pcicore_dump .rel.text.pcicore_pciereg .rel.text.pcicore_pcieserdesreg .text.pcie_get_ssid .text.pcie_get_bar0 .text.pcie_configspace_cache .text.pcie_configspace_restore .rel.text.pcie_configspace_get .rel.text.pcie_get_link_speed .text.pcie_set_ctrlreg .text.pcie_survive_perst .rel.text.pcicore_dump_pcieinfo .rel.debug_loc .rel.debug_pubnames .rel.debug_pubtypes .rel.debug_aranges .rel.debug_ranges .debug_str .comment .note.GNU-stack .ARM.attributes .rel.debug_frame
nicpci.c $d _CSBTBL $a pcie_mdiosetblock pcie2_mdiosetblock pcie_mdioop pciegen1_mdioop pciegen2_mdioop pcie_mdioread pcie_mdiowrite pcie_devcontrol_mrrs pcie_devcontrol_mps pcie_extendL1timer pcie_clkreq_upd pcie_war_polarity pcie_war_aspm_clkreq pcie_war_pmebits pcie_war_serdes pcie_misc_config_fixup pcie_war_noplldown pcie_war_pci_setup pcie_set_LTRvals pciedev_crwlpciegen2_180 pciedev_crwlpciegen2_182 pcie_power_save_upd pcie_war_delay_perst_enab pcicore_fixlatencytimer pcicore_pmecap pcicore_init malloc memset pcicore_find_pci_capability pcicore_deinit pcie_watchdog_reset free pcie_readreg si_osh pcie_writereg udelay pcie_clkreq pcie_ltrenable pcie_obffenable pcie_ltr_reg pcieltrspacing_reg pcieltrhysteresiscnt_reg si_corereg pcie_war_ovr_aspm_update pcie_ltr_war si_coreidx si_setcore si_wrapperreg si_setcoreidx pcie_hw_L1SS_war si_pmu_chipcontrol pcie_hw_LTR_war si_core_wrapperreg pciedev_prep_D3 pciedev_crwlpciegen2 __aeabi_uidiv pciedev_reg_pm_clk_period si_pmu_alp_clock pcie_power_save_enable pcicore_pcieserdesreg pcie_set_request_size pcie_get_request_size pcie_set_maxpayload_size pcie_get_maxpayload_size pcie_disable_TL_clk_gating pcie_set_L1_entry_time pcie_set_error_injection pcie_set_L1substate pcie_get_L1substate pcicore_attach getintvar pcicore_hwup pcicore_up pcicore_sleep pcicore_down pcicore_pmecap_fast pcicore_pmeen pcicore_pmestat pcicore_pmestatclr pcicore_pmeclr pcie_lcreg pcicore_dump bcm_bprintf pcicore_pciereg pcie_get_ssid pcie_get_bar0 pcie_configspace_cache pcie_configspace_restore pcie_configspace_get memcpy pcie_get_link_speed pcie_set_ctrlreg pcie_survive_perst pcicore_dump_pcieinfo