1#ifndef __MACH_MX35_H__ 2#define __MACH_MX35_H__ 3/* 4 * IRAM 5 */ 6#define MX35_IRAM_BASE_ADDR 0x10000000 /* internal ram */ 7#define MX35_IRAM_SIZE SZ_128K 8 9#define MX35_L2CC_BASE_ADDR 0x30000000 10#define MX35_L2CC_SIZE SZ_1M 11 12#define MX35_AIPS1_BASE_ADDR 0x43f00000 13#define MX35_AIPS1_BASE_ADDR_VIRT 0xfc000000 14#define MX35_AIPS1_SIZE SZ_1M 15#define MX35_MAX_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x04000) 16#define MX35_EVTMON_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x08000) 17#define MX35_CLKCTL_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x0c000) 18#define MX35_ETB_SLOT4_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x10000) 19#define MX35_ETB_SLOT5_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x14000) 20#define MX35_ECT_CTIO_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x18000) 21#define MX35_I2C1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x80000) 22#define MX35_I2C3_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x84000) 23#define MX35_UART1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x90000) 24#define MX35_UART2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x94000) 25#define MX35_I2C2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x98000) 26#define MX35_OWIRE_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x9c000) 27#define MX35_SSI1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa0000) 28#define MX35_CSPI1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa4000) 29#define MX35_KPP_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa8000) 30#define MX35_IOMUXC_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xac000) 31#define MX35_ECT_IP1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xb8000) 32#define MX35_ECT_IP2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xbc000) 33 34#define MX35_SPBA0_BASE_ADDR 0x50000000 35#define MX35_SPBA0_BASE_ADDR_VIRT 0xfc100000 36#define MX35_SPBA0_SIZE SZ_1M 37#define MX35_UART3_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x0c000) 38#define MX35_CSPI2_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x10000) 39#define MX35_SSI2_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x14000) 40#define MX35_ATA_DMA_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x20000) 41#define MX35_MSHC1_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x24000) 42#define MX35_FEC_BASE_ADDR 0x50038000 43#define MX35_SPBA_CTRL_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x3c000) 44 45#define MX35_AIPS2_BASE_ADDR 0x53f00000 46#define MX35_AIPS2_BASE_ADDR_VIRT 0xfc200000 47#define MX35_AIPS2_SIZE SZ_1M 48#define MX35_CCM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x80000) 49#define MX35_GPT1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x90000) 50#define MX35_EPIT1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x94000) 51#define MX35_EPIT2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x98000) 52#define MX35_GPIO3_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xa4000) 53#define MX35_SCC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xac000) 54#define MX35_RNGA_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb0000) 55#define MX35_IPU_CTRL_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xc0000) 56#define MX35_AUDMUX_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xc4000) 57#define MX35_GPIO1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xcc000) 58#define MX35_GPIO2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd0000) 59#define MX35_SDMA_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd4000) 60#define MX35_RTC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd8000) 61#define MX35_WDOG_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xdc000) 62#define MX35_PWM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe0000) 63#define MX35_CAN1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe4000) 64#define MX35_CAN2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe8000) 65#define MX35_RTIC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xec000) 66#define MX35_OTG_BASE_ADDR 0x53ff4000 67 68#define MX35_ROMP_BASE_ADDR 0x60000000 69#define MX35_ROMP_BASE_ADDR_VIRT 0xfc500000 70#define MX35_ROMP_SIZE SZ_1M 71 72#define MX35_AVIC_BASE_ADDR 0x68000000 73#define MX35_AVIC_BASE_ADDR_VIRT 0xfc400000 74#define MX35_AVIC_SIZE SZ_1M 75 76/* 77 * Memory regions and CS 78 */ 79#define MX35_IPU_MEM_BASE_ADDR 0x70000000 80#define MX35_CSD0_BASE_ADDR 0x80000000 81#define MX35_CSD1_BASE_ADDR 0x90000000 82 83#define MX35_CS0_BASE_ADDR 0xa0000000 84#define MX35_CS1_BASE_ADDR 0xa8000000 85#define MX35_CS2_BASE_ADDR 0xb0000000 86#define MX35_CS3_BASE_ADDR 0xb2000000 87 88#define MX35_CS4_BASE_ADDR 0xb4000000 89#define MX35_CS4_BASE_ADDR_VIRT 0xf4000000 90#define MX35_CS4_SIZE SZ_32M 91 92#define MX35_CS5_BASE_ADDR 0xb6000000 93#define MX35_CS5_BASE_ADDR_VIRT 0xf6000000 94#define MX35_CS5_SIZE SZ_32M 95 96/* 97 * NAND, SDRAM, WEIM, M3IF, EMI controllers 98 */ 99#define MX35_X_MEMC_BASE_ADDR 0xb8000000 100#define MX35_X_MEMC_BASE_ADDR_VIRT 0xfc320000 101#define MX35_X_MEMC_SIZE SZ_64K 102#define MX35_ESDCTL_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x1000) 103#define MX35_WEIM_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x2000) 104#define MX35_M3IF_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x3000) 105#define MX35_EMI_CTL_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x4000) 106#define MX35_PCMCIA_CTL_BASE_ADDR MX35_EMI_CTL_BASE_ADDR 107 108#define MX35_NFC_BASE_ADDR 0xbb000000 109#define MX35_PCMCIA_MEM_BASE_ADDR 0xbc000000 110 111#define MX35_IO_ADDRESS(x) ( \ 112 IMX_IO_ADDRESS(x, MX35_AIPS1) ?: \ 113 IMX_IO_ADDRESS(x, MX35_AIPS2) ?: \ 114 IMX_IO_ADDRESS(x, MX35_AVIC) ?: \ 115 IMX_IO_ADDRESS(x, MX35_X_MEMC) ?: \ 116 IMX_IO_ADDRESS(x, MX35_SPBA0)) 117 118/* 119 * Interrupt numbers 120 */ 121#define MX35_INT_OWIRE 2 122#define MX35_INT_I2C3 3 123#define MX35_INT_I2C2 4 124#define MX35_INT_RTIC 6 125#define MX35_INT_MMC_SDHC1 7 126#define MX35_INT_MMC_SDHC2 8 127#define MX35_INT_MMC_SDHC3 9 128#define MX35_INT_I2C1 10 129#define MX35_INT_SSI1 11 130#define MX35_INT_SSI2 12 131#define MX35_INT_CSPI2 13 132#define MX35_INT_CSPI1 14 133#define MX35_INT_ATA 15 134#define MX35_INT_GPU2D 16 135#define MX35_INT_ASRC 17 136#define MX35_INT_UART3 18 137#define MX35_INT_IIM 19 138#define MX35_INT_RNGA 22 139#define MX35_INT_EVTMON 23 140#define MX35_INT_KPP 24 141#define MX35_INT_RTC 25 142#define MX35_INT_PWM 26 143#define MX35_INT_EPIT2 27 144#define MX35_INT_EPIT1 28 145#define MX35_INT_GPT 29 146#define MX35_INT_POWER_FAIL 30 147#define MX35_INT_UART2 32 148#define MX35_INT_NANDFC 33 149#define MX35_INT_SDMA 34 150#define MX35_INT_USBHS 35 151#define MX35_INT_USBOTG 37 152#define MX35_INT_MSHC1 39 153#define MX35_INT_ESAI 40 154#define MX35_INT_IPU_ERR 41 155#define MX35_INT_IPU_SYN 42 156#define MX35_INT_CAN1 43 157#define MX35_INT_CAN2 44 158#define MX35_INT_UART1 45 159#define MX35_INT_MLB 46 160#define MX35_INT_SPDIF 47 161#define MX35_INT_ECT 48 162#define MX35_INT_SCC_SCM 49 163#define MX35_INT_SCC_SMN 50 164#define MX35_INT_GPIO2 51 165#define MX35_INT_GPIO1 52 166#define MX35_INT_WDOG 55 167#define MX35_INT_GPIO3 56 168#define MX35_INT_FEC 57 169#define MX35_INT_EXT_POWER 58 170#define MX35_INT_EXT_TEMPER 59 171#define MX35_INT_EXT_SENSOR60 60 172#define MX35_INT_EXT_SENSOR61 61 173#define MX35_INT_EXT_WDOG 62 174#define MX35_INT_EXT_TV 63 175 176#define MX35_PROD_SIGNATURE 0x1 /* For MX31 */ 177 178/* silicon revisions specific to i.MX31 */ 179#define MX35_CHIP_REV_1_0 0x10 180#define MX35_CHIP_REV_1_1 0x11 181#define MX35_CHIP_REV_1_2 0x12 182#define MX35_CHIP_REV_1_3 0x13 183#define MX35_CHIP_REV_2_0 0x20 184#define MX35_CHIP_REV_2_1 0x21 185#define MX35_CHIP_REV_2_2 0x22 186#define MX35_CHIP_REV_2_3 0x23 187#define MX35_CHIP_REV_3_0 0x30 188#define MX35_CHIP_REV_3_1 0x31 189#define MX35_CHIP_REV_3_2 0x32 190 191#define MX35_SYSTEM_REV_MIN MX35_CHIP_REV_1_0 192#define MX35_SYSTEM_REV_NUM 3 193 194#ifdef IMX_NEEDS_DEPRECATED_SYMBOLS 195/* these should go away */ 196#define MXC_FEC_BASE_ADDR MX35_FEC_BASE_ADDR 197#define MXC_INT_OWIRE MX35_INT_OWIRE 198#define MXC_INT_MMC_SDHC2 MX35_INT_MMC_SDHC2 199#define MXC_INT_MMC_SDHC3 MX35_INT_MMC_SDHC3 200#define MXC_INT_GPU2D MX35_INT_GPU2D 201#define MXC_INT_ASRC MX35_INT_ASRC 202#define MXC_INT_USBHS MX35_INT_USBHS 203#define MXC_INT_USBOTG MX35_INT_USBOTG 204#define MXC_INT_ESAI MX35_INT_ESAI 205#define MXC_INT_CAN1 MX35_INT_CAN1 206#define MXC_INT_CAN2 MX35_INT_CAN2 207#define MXC_INT_MLB MX35_INT_MLB 208#define MXC_INT_SPDIF MX35_INT_SPDIF 209#define MXC_INT_FEC MX35_INT_FEC 210#endif 211 212#endif /* ifndef __MACH_MX35_H__ */ 213