1/* $NetBSD: qcom,gcc-msm8994.h,v 1.1.1.3 2021/11/07 16:49:57 jmcneill Exp $ */ 2 3/* SPDX-License-Identifier: GPL-2.0-only */ 4/* 5 * Copyright (c) 2016, The Linux Foundation. All rights reserved. 6 */ 7 8 9#ifndef _DT_BINDINGS_CLK_MSM_GCC_8994_H 10#define _DT_BINDINGS_CLK_MSM_GCC_8994_H 11 12#define GPLL0_EARLY 0 13#define GPLL0 1 14#define GPLL4_EARLY 2 15#define GPLL4 3 16#define UFS_AXI_CLK_SRC 4 17#define USB30_MASTER_CLK_SRC 5 18#define BLSP1_QUP1_I2C_APPS_CLK_SRC 6 19#define BLSP1_QUP1_SPI_APPS_CLK_SRC 7 20#define BLSP1_QUP2_I2C_APPS_CLK_SRC 8 21#define BLSP1_QUP2_SPI_APPS_CLK_SRC 9 22#define BLSP1_QUP3_I2C_APPS_CLK_SRC 10 23#define BLSP1_QUP3_SPI_APPS_CLK_SRC 11 24#define BLSP1_QUP4_I2C_APPS_CLK_SRC 12 25#define BLSP1_QUP4_SPI_APPS_CLK_SRC 13 26#define BLSP1_QUP5_I2C_APPS_CLK_SRC 14 27#define BLSP1_QUP5_SPI_APPS_CLK_SRC 15 28#define BLSP1_QUP6_I2C_APPS_CLK_SRC 16 29#define BLSP1_QUP6_SPI_APPS_CLK_SRC 17 30#define BLSP1_UART1_APPS_CLK_SRC 18 31#define BLSP1_UART2_APPS_CLK_SRC 19 32#define BLSP1_UART3_APPS_CLK_SRC 20 33#define BLSP1_UART4_APPS_CLK_SRC 21 34#define BLSP1_UART5_APPS_CLK_SRC 22 35#define BLSP1_UART6_APPS_CLK_SRC 23 36#define BLSP2_QUP1_I2C_APPS_CLK_SRC 24 37#define BLSP2_QUP1_SPI_APPS_CLK_SRC 25 38#define BLSP2_QUP2_I2C_APPS_CLK_SRC 26 39#define BLSP2_QUP2_SPI_APPS_CLK_SRC 27 40#define BLSP2_QUP3_I2C_APPS_CLK_SRC 28 41#define BLSP2_QUP3_SPI_APPS_CLK_SRC 29 42#define BLSP2_QUP4_I2C_APPS_CLK_SRC 30 43#define BLSP2_QUP4_SPI_APPS_CLK_SRC 31 44#define BLSP2_QUP5_I2C_APPS_CLK_SRC 32 45#define BLSP2_QUP5_SPI_APPS_CLK_SRC 33 46#define BLSP2_QUP6_I2C_APPS_CLK_SRC 34 47#define BLSP2_QUP6_SPI_APPS_CLK_SRC 35 48#define BLSP2_UART1_APPS_CLK_SRC 36 49#define BLSP2_UART2_APPS_CLK_SRC 37 50#define BLSP2_UART3_APPS_CLK_SRC 38 51#define BLSP2_UART4_APPS_CLK_SRC 39 52#define BLSP2_UART5_APPS_CLK_SRC 40 53#define BLSP2_UART6_APPS_CLK_SRC 41 54#define GP1_CLK_SRC 42 55#define GP2_CLK_SRC 43 56#define GP3_CLK_SRC 44 57#define PCIE_0_AUX_CLK_SRC 45 58#define PCIE_0_PIPE_CLK_SRC 46 59#define PCIE_1_AUX_CLK_SRC 47 60#define PCIE_1_PIPE_CLK_SRC 48 61#define PDM2_CLK_SRC 49 62#define SDCC1_APPS_CLK_SRC 50 63#define SDCC2_APPS_CLK_SRC 51 64#define SDCC3_APPS_CLK_SRC 52 65#define SDCC4_APPS_CLK_SRC 53 66#define TSIF_REF_CLK_SRC 54 67#define USB30_MOCK_UTMI_CLK_SRC 55 68#define USB3_PHY_AUX_CLK_SRC 56 69#define USB_HS_SYSTEM_CLK_SRC 57 70#define GCC_BLSP1_AHB_CLK 58 71#define GCC_BLSP1_QUP1_I2C_APPS_CLK 59 72#define GCC_BLSP1_QUP1_SPI_APPS_CLK 60 73#define GCC_BLSP1_QUP2_I2C_APPS_CLK 61 74#define GCC_BLSP1_QUP2_SPI_APPS_CLK 62 75#define GCC_BLSP1_QUP3_I2C_APPS_CLK 63 76#define GCC_BLSP1_QUP3_SPI_APPS_CLK 64 77#define GCC_BLSP1_QUP4_I2C_APPS_CLK 65 78#define GCC_BLSP1_QUP4_SPI_APPS_CLK 66 79#define GCC_BLSP1_QUP5_I2C_APPS_CLK 67 80#define GCC_BLSP1_QUP5_SPI_APPS_CLK 68 81#define GCC_BLSP1_QUP6_I2C_APPS_CLK 69 82#define GCC_BLSP1_QUP6_SPI_APPS_CLK 70 83#define GCC_BLSP1_UART1_APPS_CLK 71 84#define GCC_BLSP1_UART2_APPS_CLK 72 85#define GCC_BLSP1_UART3_APPS_CLK 73 86#define GCC_BLSP1_UART4_APPS_CLK 74 87#define GCC_BLSP1_UART5_APPS_CLK 75 88#define GCC_BLSP1_UART6_APPS_CLK 76 89#define GCC_BLSP2_AHB_CLK 77 90#define GCC_BLSP2_QUP1_I2C_APPS_CLK 78 91#define GCC_BLSP2_QUP1_SPI_APPS_CLK 79 92#define GCC_BLSP2_QUP2_I2C_APPS_CLK 80 93#define GCC_BLSP2_QUP2_SPI_APPS_CLK 81 94#define GCC_BLSP2_QUP3_I2C_APPS_CLK 82 95#define GCC_BLSP2_QUP3_SPI_APPS_CLK 83 96#define GCC_BLSP2_QUP4_I2C_APPS_CLK 84 97#define GCC_BLSP2_QUP4_SPI_APPS_CLK 85 98#define GCC_BLSP2_QUP5_I2C_APPS_CLK 86 99#define GCC_BLSP2_QUP5_SPI_APPS_CLK 87 100#define GCC_BLSP2_QUP6_I2C_APPS_CLK 88 101#define GCC_BLSP2_QUP6_SPI_APPS_CLK 89 102#define GCC_BLSP2_UART1_APPS_CLK 90 103#define GCC_BLSP2_UART2_APPS_CLK 91 104#define GCC_BLSP2_UART3_APPS_CLK 92 105#define GCC_BLSP2_UART4_APPS_CLK 93 106#define GCC_BLSP2_UART5_APPS_CLK 94 107#define GCC_BLSP2_UART6_APPS_CLK 95 108#define GCC_GP1_CLK 96 109#define GCC_GP2_CLK 97 110#define GCC_GP3_CLK 98 111#define GCC_PCIE_0_AUX_CLK 99 112#define GCC_PCIE_0_PIPE_CLK 100 113#define GCC_PCIE_1_AUX_CLK 101 114#define GCC_PCIE_1_PIPE_CLK 102 115#define GCC_PDM2_CLK 103 116#define GCC_SDCC1_APPS_CLK 104 117#define GCC_SDCC2_APPS_CLK 105 118#define GCC_SDCC3_APPS_CLK 106 119#define GCC_SDCC4_APPS_CLK 107 120#define GCC_SYS_NOC_UFS_AXI_CLK 108 121#define GCC_SYS_NOC_USB3_AXI_CLK 109 122#define GCC_TSIF_REF_CLK 110 123#define GCC_UFS_AXI_CLK 111 124#define GCC_UFS_RX_CFG_CLK 112 125#define GCC_UFS_TX_CFG_CLK 113 126#define GCC_USB30_MASTER_CLK 114 127#define GCC_USB30_MOCK_UTMI_CLK 115 128#define GCC_USB3_PHY_AUX_CLK 116 129#define GCC_USB_HS_SYSTEM_CLK 117 130#define GCC_SDCC1_AHB_CLK 118 131#define GCC_LPASS_Q6_AXI_CLK 119 132#define GCC_MSS_Q6_BIMC_AXI_CLK 120 133#define GCC_PCIE_0_CFG_AHB_CLK 121 134#define GCC_PCIE_0_MSTR_AXI_CLK 122 135#define GCC_PCIE_0_SLV_AXI_CLK 123 136#define GCC_PCIE_1_CFG_AHB_CLK 124 137#define GCC_PCIE_1_MSTR_AXI_CLK 125 138#define GCC_PCIE_1_SLV_AXI_CLK 126 139#define GCC_PDM_AHB_CLK 127 140#define GCC_SDCC2_AHB_CLK 128 141#define GCC_SDCC3_AHB_CLK 129 142#define GCC_SDCC4_AHB_CLK 130 143#define GCC_TSIF_AHB_CLK 131 144#define GCC_UFS_AHB_CLK 132 145#define GCC_UFS_RX_SYMBOL_0_CLK 133 146#define GCC_UFS_RX_SYMBOL_1_CLK 134 147#define GCC_UFS_TX_SYMBOL_0_CLK 135 148#define GCC_UFS_TX_SYMBOL_1_CLK 136 149#define GCC_USB2_HS_PHY_SLEEP_CLK 137 150#define GCC_USB30_SLEEP_CLK 138 151#define GCC_USB_HS_AHB_CLK 139 152#define GCC_USB_PHY_CFG_AHB2PHY_CLK 140 153 154/* GDSCs */ 155#define PCIE_GDSC 0 156#define PCIE_0_GDSC 1 157#define PCIE_1_GDSC 2 158#define USB30_GDSC 3 159#define UFS_GDSC 4 160 161/* Resets */ 162#define USB3_PHY_RESET 0 163#define USB3PHY_PHY_RESET 1 164#define PCIE_PHY_0_RESET 2 165#define PCIE_PHY_1_RESET 3 166#define QUSB2_PHY_RESET 4 167 168#endif 169