1156321Sdamien/* $FreeBSD$ */ 2156321Sdamien 3156321Sdamien/*- 4156321Sdamien * Copyright (c) 2005, 2006 5156321Sdamien * Damien Bergamini <damien.bergamini@free.fr> 6156321Sdamien * 7156321Sdamien * Permission to use, copy, modify, and distribute this software for any 8156321Sdamien * purpose with or without fee is hereby granted, provided that the above 9156321Sdamien * copyright notice and this permission notice appear in all copies. 10156321Sdamien * 11156321Sdamien * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES 12156321Sdamien * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF 13156321Sdamien * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR 14156321Sdamien * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES 15156321Sdamien * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN 16156321Sdamien * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF 17156321Sdamien * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE. 18156321Sdamien */ 19156321Sdamien 20170530Ssam#define RT2560_DEFAULT_RSSI_CORR 0x79 21170530Ssam#define RT2560_NOISE_FLOOR -95 22170530Ssam 23156321Sdamien#define RT2560_TX_RING_COUNT 48 24156321Sdamien#define RT2560_ATIM_RING_COUNT 4 25156321Sdamien#define RT2560_PRIO_RING_COUNT 16 26156321Sdamien#define RT2560_BEACON_RING_COUNT 1 27156321Sdamien#define RT2560_RX_RING_COUNT 32 28156321Sdamien 29156321Sdamien#define RT2560_TX_DESC_SIZE (sizeof (struct rt2560_tx_desc)) 30156321Sdamien#define RT2560_RX_DESC_SIZE (sizeof (struct rt2560_rx_desc)) 31156321Sdamien 32156321Sdamien#define RT2560_MAX_SCATTER 1 33156321Sdamien 34156321Sdamien/* 35156321Sdamien * Control and status registers. 36156321Sdamien */ 37156321Sdamien#define RT2560_CSR0 0x0000 /* ASIC version number */ 38156321Sdamien#define RT2560_CSR1 0x0004 /* System control */ 39156321Sdamien#define RT2560_CSR3 0x000c /* STA MAC address 0 */ 40156321Sdamien#define RT2560_CSR4 0x0010 /* STA MAC address 1 */ 41156321Sdamien#define RT2560_CSR5 0x0014 /* BSSID 0 */ 42156321Sdamien#define RT2560_CSR6 0x0018 /* BSSID 1 */ 43156321Sdamien#define RT2560_CSR7 0x001c /* Interrupt source */ 44156321Sdamien#define RT2560_CSR8 0x0020 /* Interrupt mask */ 45156321Sdamien#define RT2560_CSR9 0x0024 /* Maximum frame length */ 46156321Sdamien#define RT2560_SECCSR0 0x0028 /* WEP control */ 47156321Sdamien#define RT2560_CSR11 0x002c /* Back-off control */ 48156321Sdamien#define RT2560_CSR12 0x0030 /* Synchronization configuration 0 */ 49156321Sdamien#define RT2560_CSR13 0x0034 /* Synchronization configuration 1 */ 50156321Sdamien#define RT2560_CSR14 0x0038 /* Synchronization control */ 51156321Sdamien#define RT2560_CSR15 0x003c /* Synchronization status */ 52156321Sdamien#define RT2560_CSR16 0x0040 /* TSF timer 0 */ 53156321Sdamien#define RT2560_CSR17 0x0044 /* TSF timer 1 */ 54156321Sdamien#define RT2560_CSR18 0x0048 /* IFS timer 0 */ 55156321Sdamien#define RT2560_CSR19 0x004c /* IFS timer 1 */ 56156321Sdamien#define RT2560_CSR20 0x0050 /* WAKEUP timer */ 57156321Sdamien#define RT2560_CSR21 0x0054 /* EEPROM control */ 58156321Sdamien#define RT2560_CSR22 0x0058 /* CFP control */ 59156321Sdamien#define RT2560_TXCSR0 0x0060 /* TX control */ 60156321Sdamien#define RT2560_TXCSR1 0x0064 /* TX configuration */ 61156321Sdamien#define RT2560_TXCSR2 0x0068 /* TX descriptor configuration */ 62156321Sdamien#define RT2560_TXCSR3 0x006c /* TX ring base address */ 63156321Sdamien#define RT2560_TXCSR4 0x0070 /* TX ATIM ring base address */ 64156321Sdamien#define RT2560_TXCSR5 0x0074 /* TX PRIO ring base address */ 65156321Sdamien#define RT2560_TXCSR6 0x0078 /* Beacon base address */ 66156321Sdamien#define RT2560_TXCSR7 0x007c /* AutoResponder control */ 67156321Sdamien#define RT2560_RXCSR0 0x0080 /* RX control */ 68156321Sdamien#define RT2560_RXCSR1 0x0084 /* RX descriptor configuration */ 69156321Sdamien#define RT2560_RXCSR2 0x0088 /* RX ring base address */ 70156321Sdamien#define RT2560_PCICSR 0x008c /* PCI control */ 71156321Sdamien#define RT2560_RXCSR3 0x0090 /* BBP ID 0 */ 72156321Sdamien#define RT2560_TXCSR9 0x0094 /* OFDM TX BBP */ 73156321Sdamien#define RT2560_ARSP_PLCP_0 0x0098 /* Auto Responder PLCP address */ 74156321Sdamien#define RT2560_ARSP_PLCP_1 0x009c /* Auto Responder Basic Rate mask */ 75156321Sdamien#define RT2560_CNT0 0x00a0 /* FCS error counter */ 76156321Sdamien#define RT2560_CNT1 0x00ac /* PLCP error counter */ 77156321Sdamien#define RT2560_CNT2 0x00b0 /* Long error counter */ 78156321Sdamien#define RT2560_CNT3 0x00b8 /* CCA false alarm counter */ 79156321Sdamien#define RT2560_CNT4 0x00bc /* RX FIFO Overflow counter */ 80156321Sdamien#define RT2560_CNT5 0x00c0 /* Tx FIFO Underrun counter */ 81156321Sdamien#define RT2560_PWRCSR0 0x00c4 /* Power mode configuration */ 82156321Sdamien#define RT2560_PSCSR0 0x00c8 /* Power state transition time */ 83156321Sdamien#define RT2560_PSCSR1 0x00cc /* Power state transition time */ 84156321Sdamien#define RT2560_PSCSR2 0x00d0 /* Power state transition time */ 85156321Sdamien#define RT2560_PSCSR3 0x00d4 /* Power state transition time */ 86156321Sdamien#define RT2560_PWRCSR1 0x00d8 /* Manual power control/status */ 87156321Sdamien#define RT2560_TIMECSR 0x00dc /* Timer control */ 88156321Sdamien#define RT2560_MACCSR0 0x00e0 /* MAC configuration */ 89156321Sdamien#define RT2560_MACCSR1 0x00e4 /* MAC configuration */ 90156321Sdamien#define RT2560_RALINKCSR 0x00e8 /* Ralink RX auto-reset BBCR */ 91156321Sdamien#define RT2560_BCNCSR 0x00ec /* Beacon interval control */ 92156321Sdamien#define RT2560_BBPCSR 0x00f0 /* BBP serial control */ 93156321Sdamien#define RT2560_RFCSR 0x00f4 /* RF serial control */ 94156321Sdamien#define RT2560_LEDCSR 0x00f8 /* LED control */ 95156321Sdamien#define RT2560_SECCSR3 0x00fc /* XXX not documented */ 96156321Sdamien#define RT2560_DMACSR0 0x0100 /* Current RX ring address */ 97156321Sdamien#define RT2560_DMACSR1 0x0104 /* Current Tx ring address */ 98156321Sdamien#define RT2560_DMACSR2 0x0104 /* Current Priority ring address */ 99156321Sdamien#define RT2560_DMACSR3 0x0104 /* Current ATIM ring address */ 100156321Sdamien#define RT2560_TXACKCSR0 0x0110 /* XXX not documented */ 101156321Sdamien#define RT2560_GPIOCSR 0x0120 /* */ 102156321Sdamien#define RT2560_BBBPPCSR 0x0124 /* BBP Pin Control */ 103156321Sdamien#define RT2560_FIFOCSR0 0x0128 /* TX FIFO pointer */ 104156321Sdamien#define RT2560_FIFOCSR1 0x012c /* RX FIFO pointer */ 105156321Sdamien#define RT2560_BCNOCSR 0x0130 /* Beacon time offset */ 106156321Sdamien#define RT2560_RLPWCSR 0x0134 /* RX_PE Low Width */ 107156321Sdamien#define RT2560_TESTCSR 0x0138 /* Test Mode Select */ 108156321Sdamien#define RT2560_PLCP1MCSR 0x013c /* Signal/Service/Length of ACK @1M */ 109156321Sdamien#define RT2560_PLCP2MCSR 0x0140 /* Signal/Service/Length of ACK @2M */ 110156321Sdamien#define RT2560_PLCP5p5MCSR 0x0144 /* Signal/Service/Length of ACK @5.5M */ 111156321Sdamien#define RT2560_PLCP11MCSR 0x0148 /* Signal/Service/Length of ACK @11M */ 112156321Sdamien#define RT2560_ACKPCTCSR 0x014c /* ACK/CTS padload consume time */ 113156321Sdamien#define RT2560_ARTCSR1 0x0150 /* ACK/CTS padload consume time */ 114156321Sdamien#define RT2560_ARTCSR2 0x0154 /* ACK/CTS padload consume time */ 115156321Sdamien#define RT2560_SECCSR1 0x0158 /* WEP control */ 116156321Sdamien#define RT2560_BBPCSR1 0x015c /* BBP TX Configuration */ 117156321Sdamien 118156321Sdamien 119156321Sdamien/* possible flags for register RXCSR0 */ 120156321Sdamien#define RT2560_DISABLE_RX (1 << 0) 121156321Sdamien#define RT2560_DROP_CRC_ERROR (1 << 1) 122156321Sdamien#define RT2560_DROP_PHY_ERROR (1 << 2) 123156321Sdamien#define RT2560_DROP_CTL (1 << 3) 124156321Sdamien#define RT2560_DROP_NOT_TO_ME (1 << 4) 125156321Sdamien#define RT2560_DROP_TODS (1 << 5) 126156321Sdamien#define RT2560_DROP_VERSION_ERROR (1 << 6) 127156321Sdamien 128156321Sdamien/* possible flags for register CSR1 */ 129156321Sdamien#define RT2560_RESET_ASIC (1 << 0) 130156321Sdamien#define RT2560_RESET_BBP (1 << 1) 131156321Sdamien#define RT2560_HOST_READY (1 << 2) 132156321Sdamien 133156321Sdamien/* possible flags for register CSR14 */ 134156321Sdamien#define RT2560_ENABLE_TSF (1 << 0) 135156321Sdamien#define RT2560_ENABLE_TSF_SYNC(x) (((x) & 0x3) << 1) 136156321Sdamien#define RT2560_ENABLE_TBCN (1 << 3) 137156321Sdamien#define RT2560_ENABLE_BEACON_GENERATOR (1 << 6) 138156321Sdamien 139156321Sdamien/* possible flags for register CSR21 */ 140156321Sdamien#define RT2560_C (1 << 1) 141156321Sdamien#define RT2560_S (1 << 2) 142156321Sdamien#define RT2560_D (1 << 3) 143156321Sdamien#define RT2560_Q (1 << 4) 144156321Sdamien#define RT2560_93C46 (1 << 5) 145156321Sdamien 146156321Sdamien#define RT2560_SHIFT_D 3 147156321Sdamien#define RT2560_SHIFT_Q 4 148156321Sdamien 149156321Sdamien/* possible flags for register TXCSR0 */ 150156321Sdamien#define RT2560_KICK_TX (1 << 0) 151156321Sdamien#define RT2560_KICK_ATIM (1 << 1) 152156321Sdamien#define RT2560_KICK_PRIO (1 << 2) 153156321Sdamien#define RT2560_ABORT_TX (1 << 3) 154156321Sdamien 155156321Sdamien/* possible flags for register SECCSR0 */ 156156321Sdamien#define RT2560_KICK_DECRYPT (1 << 0) 157156321Sdamien 158156321Sdamien/* possible flags for register SECCSR1 */ 159156321Sdamien#define RT2560_KICK_ENCRYPT (1 << 0) 160156321Sdamien 161156321Sdamien/* possible flags for register CSR7 */ 162156321Sdamien#define RT2560_BEACON_EXPIRE 0x00000001 163156321Sdamien#define RT2560_WAKEUP_EXPIRE 0x00000002 164156321Sdamien#define RT2560_ATIM_EXPIRE 0x00000004 165156321Sdamien#define RT2560_TX_DONE 0x00000008 166156321Sdamien#define RT2560_ATIM_DONE 0x00000010 167156321Sdamien#define RT2560_PRIO_DONE 0x00000020 168156321Sdamien#define RT2560_RX_DONE 0x00000040 169156321Sdamien#define RT2560_DECRYPTION_DONE 0x00000080 170156321Sdamien#define RT2560_ENCRYPTION_DONE 0x00000100 171156321Sdamien 172156321Sdamien#define RT2560_INTR_MASK \ 173156321Sdamien (~(RT2560_BEACON_EXPIRE | RT2560_WAKEUP_EXPIRE | RT2560_TX_DONE | \ 174156321Sdamien RT2560_PRIO_DONE | RT2560_RX_DONE | RT2560_DECRYPTION_DONE | \ 175156321Sdamien RT2560_ENCRYPTION_DONE)) 176156321Sdamien 177156321Sdamien/* Tx descriptor */ 178156321Sdamienstruct rt2560_tx_desc { 179156321Sdamien uint32_t flags; 180156321Sdamien#define RT2560_TX_BUSY (1 << 0) 181156321Sdamien#define RT2560_TX_VALID (1 << 1) 182156321Sdamien 183156321Sdamien#define RT2560_TX_RESULT_MASK 0x0000001c 184156321Sdamien#define RT2560_TX_SUCCESS (0 << 2) 185156321Sdamien#define RT2560_TX_SUCCESS_RETRY (1 << 2) 186156321Sdamien#define RT2560_TX_FAIL_RETRY (2 << 2) 187156321Sdamien#define RT2560_TX_FAIL_INVALID (3 << 2) 188156321Sdamien#define RT2560_TX_FAIL_OTHER (4 << 2) 189156321Sdamien 190156321Sdamien#define RT2560_TX_MORE_FRAG (1 << 8) 191156321Sdamien#define RT2560_TX_ACK (1 << 9) 192156321Sdamien#define RT2560_TX_TIMESTAMP (1 << 10) 193156321Sdamien#define RT2560_TX_OFDM (1 << 11) 194156321Sdamien#define RT2560_TX_CIPHER_BUSY (1 << 12) 195156321Sdamien 196156321Sdamien#define RT2560_TX_IFS_MASK 0x00006000 197156321Sdamien#define RT2560_TX_IFS_BACKOFF (0 << 13) 198156321Sdamien#define RT2560_TX_IFS_SIFS (1 << 13) 199156321Sdamien#define RT2560_TX_IFS_NEWBACKOFF (2 << 13) 200156321Sdamien#define RT2560_TX_IFS_NONE (3 << 13) 201156321Sdamien 202156321Sdamien#define RT2560_TX_LONG_RETRY (1 << 15) 203156321Sdamien 204156321Sdamien#define RT2560_TX_CIPHER_MASK 0xe0000000 205156321Sdamien#define RT2560_TX_CIPHER_NONE (0 << 29) 206156321Sdamien#define RT2560_TX_CIPHER_WEP40 (1 << 29) 207156321Sdamien#define RT2560_TX_CIPHER_WEP104 (2 << 29) 208156321Sdamien#define RT2560_TX_CIPHER_TKIP (3 << 29) 209156321Sdamien#define RT2560_TX_CIPHER_AES (4 << 29) 210156321Sdamien 211178354Ssam#define RT2560_TX_RETRYCNT(v) (((v) >> 5) & 0x7) 212178354Ssam 213156321Sdamien uint32_t physaddr; 214156321Sdamien uint16_t wme; 215156321Sdamien#define RT2560_LOGCWMAX(x) (((x) & 0xf) << 12) 216156321Sdamien#define RT2560_LOGCWMIN(x) (((x) & 0xf) << 8) 217156321Sdamien#define RT2560_AIFSN(x) (((x) & 0x3) << 6) 218156321Sdamien#define RT2560_IVOFFSET(x) (((x) & 0x3f)) 219156321Sdamien 220156321Sdamien uint16_t reserved1; 221156321Sdamien uint8_t plcp_signal; 222156321Sdamien uint8_t plcp_service; 223156321Sdamien#define RT2560_PLCP_LENGEXT 0x80 224156321Sdamien 225156321Sdamien uint8_t plcp_length_lo; 226156321Sdamien uint8_t plcp_length_hi; 227156321Sdamien uint32_t iv; 228156321Sdamien uint32_t eiv; 229156321Sdamien uint8_t key[IEEE80211_KEYBUF_SIZE]; 230156321Sdamien uint32_t reserved2[2]; 231156321Sdamien} __packed; 232156321Sdamien 233156321Sdamien/* Rx descriptor */ 234156321Sdamienstruct rt2560_rx_desc { 235156321Sdamien uint32_t flags; 236156321Sdamien#define RT2560_RX_BUSY (1 << 0) 237156321Sdamien#define RT2560_RX_CRC_ERROR (1 << 5) 238156321Sdamien#define RT2560_RX_OFDM (1 << 6) 239156321Sdamien#define RT2560_RX_PHY_ERROR (1 << 7) 240156321Sdamien#define RT2560_RX_CIPHER_BUSY (1 << 8) 241156321Sdamien#define RT2560_RX_ICV_ERROR (1 << 9) 242156321Sdamien 243156321Sdamien#define RT2560_RX_CIPHER_MASK 0xe0000000 244156321Sdamien#define RT2560_RX_CIPHER_NONE (0 << 29) 245156321Sdamien#define RT2560_RX_CIPHER_WEP40 (1 << 29) 246156321Sdamien#define RT2560_RX_CIPHER_WEP104 (2 << 29) 247156321Sdamien#define RT2560_RX_CIPHER_TKIP (3 << 29) 248156321Sdamien#define RT2560_RX_CIPHER_AES (4 << 29) 249156321Sdamien 250156321Sdamien uint32_t physaddr; 251156321Sdamien uint8_t rate; 252156321Sdamien uint8_t rssi; 253156321Sdamien uint8_t ta[IEEE80211_ADDR_LEN]; 254156321Sdamien uint32_t iv; 255156321Sdamien uint32_t eiv; 256156321Sdamien uint8_t key[IEEE80211_KEYBUF_SIZE]; 257156321Sdamien uint32_t reserved[2]; 258156321Sdamien} __packed; 259156321Sdamien 260156321Sdamien#define RAL_RF1 0 261156321Sdamien#define RAL_RF2 2 262156321Sdamien#define RAL_RF3 1 263156321Sdamien#define RAL_RF4 3 264156321Sdamien 265156321Sdamien#define RT2560_RF1_AUTOTUNE 0x08000 266156321Sdamien#define RT2560_RF3_AUTOTUNE 0x00040 267156321Sdamien 268156321Sdamien#define RT2560_BBP_BUSY (1 << 15) 269156321Sdamien#define RT2560_BBP_WRITE (1 << 16) 270156321Sdamien#define RT2560_RF_20BIT (20 << 24) 271258780Seadler#define RT2560_RF_BUSY (1U << 31) 272156321Sdamien 273156321Sdamien#define RT2560_RF_2522 0x00 274156321Sdamien#define RT2560_RF_2523 0x01 275156321Sdamien#define RT2560_RF_2524 0x02 276156321Sdamien#define RT2560_RF_2525 0x03 277156321Sdamien#define RT2560_RF_2525E 0x04 278156321Sdamien#define RT2560_RF_2526 0x05 279156321Sdamien/* dual-band RF */ 280156321Sdamien#define RT2560_RF_5222 0x10 281156321Sdamien 282156321Sdamien#define RT2560_BBP_VERSION 0 283156321Sdamien#define RT2560_BBP_TX 2 284156321Sdamien#define RT2560_BBP_RX 14 285156321Sdamien 286156321Sdamien#define RT2560_BBP_ANTA 0x00 287156321Sdamien#define RT2560_BBP_DIVERSITY 0x01 288156321Sdamien#define RT2560_BBP_ANTB 0x02 289156321Sdamien#define RT2560_BBP_ANTMASK 0x03 290156321Sdamien#define RT2560_BBP_FLIPIQ 0x04 291156321Sdamien 292156321Sdamien#define RT2560_LED_MODE_DEFAULT 0 293156321Sdamien#define RT2560_LED_MODE_TXRX_ACTIVITY 1 294156321Sdamien#define RT2560_LED_MODE_SINGLE 2 295156321Sdamien#define RT2560_LED_MODE_ASUS 3 296156321Sdamien 297156321Sdamien#define RT2560_JAPAN_FILTER 0x8 298156321Sdamien 299156321Sdamien#define RT2560_EEPROM_DELAY 1 /* minimum hold time (microsecond) */ 300156321Sdamien 301156321Sdamien#define RT2560_EEPROM_CONFIG0 16 302156321Sdamien#define RT2560_EEPROM_BBP_BASE 19 303156321Sdamien#define RT2560_EEPROM_TXPOWER 35 304170530Ssam#define RT2560_EEPROM_CALIBRATE 62 305156321Sdamien 306156321Sdamien/* 307156321Sdamien * control and status registers access macros 308156321Sdamien */ 309156321Sdamien#define RAL_READ(sc, reg) \ 310156321Sdamien bus_space_read_4((sc)->sc_st, (sc)->sc_sh, (reg)) 311156321Sdamien 312156321Sdamien#define RAL_WRITE(sc, reg, val) \ 313156321Sdamien bus_space_write_4((sc)->sc_st, (sc)->sc_sh, (reg), (val)) 314156321Sdamien 315156321Sdamien/* 316156321Sdamien * EEPROM access macro 317156321Sdamien */ 318156321Sdamien#define RT2560_EEPROM_CTL(sc, val) do { \ 319156321Sdamien RAL_WRITE((sc), RT2560_CSR21, (val)); \ 320156321Sdamien DELAY(RT2560_EEPROM_DELAY); \ 321156321Sdamien} while (/* CONSTCOND */0) 322156321Sdamien 323156321Sdamien/* 324156321Sdamien * Default values for MAC registers; values taken from the reference driver. 325156321Sdamien */ 326156321Sdamien#define RT2560_DEF_MAC \ 327156321Sdamien { RT2560_PSCSR0, 0x00020002 }, \ 328156321Sdamien { RT2560_PSCSR1, 0x00000002 }, \ 329156321Sdamien { RT2560_PSCSR2, 0x00020002 }, \ 330156321Sdamien { RT2560_PSCSR3, 0x00000002 }, \ 331156321Sdamien { RT2560_TIMECSR, 0x00003f21 }, \ 332156321Sdamien { RT2560_CSR9, 0x00000780 }, \ 333156321Sdamien { RT2560_CSR11, 0x07041483 }, \ 334156321Sdamien { RT2560_CNT3, 0x00000000 }, \ 335156321Sdamien { RT2560_TXCSR1, 0x07614562 }, \ 336156321Sdamien { RT2560_ARSP_PLCP_0, 0x8c8d8b8a }, \ 337156321Sdamien { RT2560_ACKPCTCSR, 0x7038140a }, \ 338175938Ssephe { RT2560_ARTCSR1, 0x21212929 }, \ 339175938Ssephe { RT2560_ARTCSR2, 0x1d1d1d1d }, \ 340156321Sdamien { RT2560_RXCSR0, 0xffffffff }, \ 341156321Sdamien { RT2560_RXCSR3, 0xb3aab3af }, \ 342156321Sdamien { RT2560_PCICSR, 0x000003b8 }, \ 343156321Sdamien { RT2560_PWRCSR0, 0x3f3b3100 }, \ 344156321Sdamien { RT2560_GPIOCSR, 0x0000ff00 }, \ 345156321Sdamien { RT2560_TESTCSR, 0x000000f0 }, \ 346156321Sdamien { RT2560_PWRCSR1, 0x000001ff }, \ 347156321Sdamien { RT2560_MACCSR0, 0x00213223 }, \ 348156321Sdamien { RT2560_MACCSR1, 0x00235518 }, \ 349156321Sdamien { RT2560_RLPWCSR, 0x00000040 }, \ 350156321Sdamien { RT2560_RALINKCSR, 0x9a009a11 }, \ 351156321Sdamien { RT2560_CSR7, 0xffffffff }, \ 352156321Sdamien { RT2560_BBPCSR1, 0x82188200 }, \ 353156321Sdamien { RT2560_TXACKCSR0, 0x00000020 }, \ 354156321Sdamien { RT2560_SECCSR3, 0x0000e78f } 355156321Sdamien 356156321Sdamien/* 357156321Sdamien * Default values for BBP registers; values taken from the reference driver. 358156321Sdamien */ 359156321Sdamien#define RT2560_DEF_BBP \ 360156321Sdamien { 3, 0x02 }, \ 361156321Sdamien { 4, 0x19 }, \ 362156321Sdamien { 14, 0x1c }, \ 363156321Sdamien { 15, 0x30 }, \ 364156321Sdamien { 16, 0xac }, \ 365156321Sdamien { 17, 0x48 }, \ 366156321Sdamien { 18, 0x18 }, \ 367156321Sdamien { 19, 0xff }, \ 368156321Sdamien { 20, 0x1e }, \ 369156321Sdamien { 21, 0x08 }, \ 370156321Sdamien { 22, 0x08 }, \ 371156321Sdamien { 23, 0x08 }, \ 372156321Sdamien { 24, 0x80 }, \ 373156321Sdamien { 25, 0x50 }, \ 374156321Sdamien { 26, 0x08 }, \ 375156321Sdamien { 27, 0x23 }, \ 376156321Sdamien { 30, 0x10 }, \ 377156321Sdamien { 31, 0x2b }, \ 378156321Sdamien { 32, 0xb9 }, \ 379156321Sdamien { 34, 0x12 }, \ 380156321Sdamien { 35, 0x50 }, \ 381156321Sdamien { 39, 0xc4 }, \ 382156321Sdamien { 40, 0x02 }, \ 383156321Sdamien { 41, 0x60 }, \ 384156321Sdamien { 53, 0x10 }, \ 385156321Sdamien { 54, 0x18 }, \ 386156321Sdamien { 56, 0x08 }, \ 387156321Sdamien { 57, 0x10 }, \ 388156321Sdamien { 58, 0x08 }, \ 389156321Sdamien { 61, 0x60 }, \ 390156321Sdamien { 62, 0x10 }, \ 391156321Sdamien { 75, 0xff } 392156321Sdamien 393156321Sdamien/* 394156321Sdamien * Default values for RF register R2 indexed by channel numbers; values taken 395156321Sdamien * from the reference driver. 396156321Sdamien */ 397156321Sdamien#define RT2560_RF2522_R2 \ 398156321Sdamien{ \ 399156321Sdamien 0x307f6, 0x307fb, 0x30800, 0x30805, 0x3080a, 0x3080f, 0x30814, \ 400156321Sdamien 0x30819, 0x3081e, 0x30823, 0x30828, 0x3082d, 0x30832, 0x3083e \ 401156321Sdamien} 402156321Sdamien 403156321Sdamien#define RT2560_RF2523_R2 \ 404156321Sdamien{ \ 405156321Sdamien 0x00327, 0x00328, 0x00329, 0x0032a, 0x0032b, 0x0032c, 0x0032d, \ 406156321Sdamien 0x0032e, 0x0032f, 0x00340, 0x00341, 0x00342, 0x00343, 0x00346 \ 407156321Sdamien} 408156321Sdamien 409156321Sdamien#define RT2560_RF2524_R2 \ 410156321Sdamien{ \ 411156321Sdamien 0x00327, 0x00328, 0x00329, 0x0032a, 0x0032b, 0x0032c, 0x0032d, \ 412156321Sdamien 0x0032e, 0x0032f, 0x00340, 0x00341, 0x00342, 0x00343, 0x00346 \ 413156321Sdamien} 414156321Sdamien 415156321Sdamien#define RT2560_RF2525_R2 \ 416156321Sdamien{ \ 417156321Sdamien 0x20327, 0x20328, 0x20329, 0x2032a, 0x2032b, 0x2032c, 0x2032d, \ 418156321Sdamien 0x2032e, 0x2032f, 0x20340, 0x20341, 0x20342, 0x20343, 0x20346 \ 419156321Sdamien} 420156321Sdamien 421156321Sdamien#define RT2560_RF2525_HI_R2 \ 422156321Sdamien{ \ 423156321Sdamien 0x2032f, 0x20340, 0x20341, 0x20342, 0x20343, 0x20344, 0x20345, \ 424156321Sdamien 0x20346, 0x20347, 0x20348, 0x20349, 0x2034a, 0x2034b, 0x2034e \ 425156321Sdamien} 426156321Sdamien 427156321Sdamien#define RT2560_RF2525E_R2 \ 428156321Sdamien{ \ 429156321Sdamien 0x2044d, 0x2044e, 0x2044f, 0x20460, 0x20461, 0x20462, 0x20463, \ 430156321Sdamien 0x20464, 0x20465, 0x20466, 0x20467, 0x20468, 0x20469, 0x2046b \ 431156321Sdamien} 432156321Sdamien 433156321Sdamien#define RT2560_RF2526_HI_R2 \ 434156321Sdamien{ \ 435156321Sdamien 0x0022a, 0x0022b, 0x0022b, 0x0022c, 0x0022c, 0x0022d, 0x0022d, \ 436156321Sdamien 0x0022e, 0x0022e, 0x0022f, 0x0022d, 0x00240, 0x00240, 0x00241 \ 437156321Sdamien} 438156321Sdamien 439156321Sdamien#define RT2560_RF2526_R2 \ 440156321Sdamien{ \ 441156321Sdamien 0x00226, 0x00227, 0x00227, 0x00228, 0x00228, 0x00229, 0x00229, \ 442156321Sdamien 0x0022a, 0x0022a, 0x0022b, 0x0022b, 0x0022c, 0x0022c, 0x0022d \ 443156321Sdamien} 444156321Sdamien 445156321Sdamien/* 446156321Sdamien * For dual-band RF, RF registers R1 and R4 also depend on channel number; 447156321Sdamien * values taken from the reference driver. 448156321Sdamien */ 449156321Sdamien#define RT2560_RF5222 \ 450156321Sdamien { 1, 0x08808, 0x0044d, 0x00282 }, \ 451156321Sdamien { 2, 0x08808, 0x0044e, 0x00282 }, \ 452156321Sdamien { 3, 0x08808, 0x0044f, 0x00282 }, \ 453156321Sdamien { 4, 0x08808, 0x00460, 0x00282 }, \ 454156321Sdamien { 5, 0x08808, 0x00461, 0x00282 }, \ 455156321Sdamien { 6, 0x08808, 0x00462, 0x00282 }, \ 456156321Sdamien { 7, 0x08808, 0x00463, 0x00282 }, \ 457156321Sdamien { 8, 0x08808, 0x00464, 0x00282 }, \ 458156321Sdamien { 9, 0x08808, 0x00465, 0x00282 }, \ 459156321Sdamien { 10, 0x08808, 0x00466, 0x00282 }, \ 460156321Sdamien { 11, 0x08808, 0x00467, 0x00282 }, \ 461156321Sdamien { 12, 0x08808, 0x00468, 0x00282 }, \ 462156321Sdamien { 13, 0x08808, 0x00469, 0x00282 }, \ 463156321Sdamien { 14, 0x08808, 0x0046b, 0x00286 }, \ 464156321Sdamien \ 465156321Sdamien { 36, 0x08804, 0x06225, 0x00287 }, \ 466156321Sdamien { 40, 0x08804, 0x06226, 0x00287 }, \ 467156321Sdamien { 44, 0x08804, 0x06227, 0x00287 }, \ 468156321Sdamien { 48, 0x08804, 0x06228, 0x00287 }, \ 469156321Sdamien { 52, 0x08804, 0x06229, 0x00287 }, \ 470156321Sdamien { 56, 0x08804, 0x0622a, 0x00287 }, \ 471156321Sdamien { 60, 0x08804, 0x0622b, 0x00287 }, \ 472156321Sdamien { 64, 0x08804, 0x0622c, 0x00287 }, \ 473156321Sdamien \ 474156321Sdamien { 100, 0x08804, 0x02200, 0x00283 }, \ 475156321Sdamien { 104, 0x08804, 0x02201, 0x00283 }, \ 476156321Sdamien { 108, 0x08804, 0x02202, 0x00283 }, \ 477156321Sdamien { 112, 0x08804, 0x02203, 0x00283 }, \ 478156321Sdamien { 116, 0x08804, 0x02204, 0x00283 }, \ 479156321Sdamien { 120, 0x08804, 0x02205, 0x00283 }, \ 480156321Sdamien { 124, 0x08804, 0x02206, 0x00283 }, \ 481156321Sdamien { 128, 0x08804, 0x02207, 0x00283 }, \ 482156321Sdamien { 132, 0x08804, 0x02208, 0x00283 }, \ 483156321Sdamien { 136, 0x08804, 0x02209, 0x00283 }, \ 484156321Sdamien { 140, 0x08804, 0x0220a, 0x00283 }, \ 485156321Sdamien \ 486156321Sdamien { 149, 0x08808, 0x02429, 0x00281 }, \ 487156321Sdamien { 153, 0x08808, 0x0242b, 0x00281 }, \ 488156321Sdamien { 157, 0x08808, 0x0242d, 0x00281 }, \ 489156321Sdamien { 161, 0x08808, 0x0242f, 0x00281 } 490