1/* Generated automatically by gengenrtl from rtl.def. */ 2 3#ifndef GCC_GENRTL_H 4#define GCC_GENRTL_H 5 6#include "statistics.h" 7 8static inline rtx 9gen_rtx_fmt_0_stat (RTX_CODE code, enum machine_mode mode MEM_STAT_DECL) 10{ 11 rtx rt; 12 rt = rtx_alloc_stat (code PASS_MEM_STAT); 13 14 PUT_MODE (rt, mode); 15 X0EXP (rt, 0) = NULL_RTX; 16 17 return rt; 18} 19 20#define gen_rtx_fmt_0(c, m)\ 21 gen_rtx_fmt_0_stat (c, m MEM_STAT_INFO) 22 23static inline rtx 24gen_rtx_fmt_ee_stat (RTX_CODE code, enum machine_mode mode, 25 rtx arg0, 26 rtx arg1 MEM_STAT_DECL) 27{ 28 rtx rt; 29 rt = rtx_alloc_stat (code PASS_MEM_STAT); 30 31 PUT_MODE (rt, mode); 32 XEXP (rt, 0) = arg0; 33 XEXP (rt, 1) = arg1; 34 35 return rt; 36} 37 38#define gen_rtx_fmt_ee(c, m, p0, p1)\ 39 gen_rtx_fmt_ee_stat (c, m, p0, p1 MEM_STAT_INFO) 40 41static inline rtx 42gen_rtx_fmt_ue_stat (RTX_CODE code, enum machine_mode mode, 43 rtx arg0, 44 rtx arg1 MEM_STAT_DECL) 45{ 46 rtx rt; 47 rt = rtx_alloc_stat (code PASS_MEM_STAT); 48 49 PUT_MODE (rt, mode); 50 XEXP (rt, 0) = arg0; 51 XEXP (rt, 1) = arg1; 52 53 return rt; 54} 55 56#define gen_rtx_fmt_ue(c, m, p0, p1)\ 57 gen_rtx_fmt_ue_stat (c, m, p0, p1 MEM_STAT_INFO) 58 59static inline rtx 60gen_rtx_fmt_E_stat (RTX_CODE code, enum machine_mode mode, 61 rtvec arg0 MEM_STAT_DECL) 62{ 63 rtx rt; 64 rt = rtx_alloc_stat (code PASS_MEM_STAT); 65 66 PUT_MODE (rt, mode); 67 XVEC (rt, 0) = arg0; 68 69 return rt; 70} 71 72#define gen_rtx_fmt_E(c, m, p0)\ 73 gen_rtx_fmt_E_stat (c, m, p0 MEM_STAT_INFO) 74 75static inline rtx 76gen_rtx_fmt_e_stat (RTX_CODE code, enum machine_mode mode, 77 rtx arg0 MEM_STAT_DECL) 78{ 79 rtx rt; 80 rt = rtx_alloc_stat (code PASS_MEM_STAT); 81 82 PUT_MODE (rt, mode); 83 XEXP (rt, 0) = arg0; 84 85 return rt; 86} 87 88#define gen_rtx_fmt_e(c, m, p0)\ 89 gen_rtx_fmt_e_stat (c, m, p0 MEM_STAT_INFO) 90 91static inline rtx 92gen_rtx_fmt_iuuBeiie_stat (RTX_CODE code, enum machine_mode mode, 93 int arg0, 94 rtx arg1, 95 rtx arg2, 96 struct basic_block_def *arg3, 97 rtx arg4, 98 int arg5, 99 int arg6, 100 rtx arg7 MEM_STAT_DECL) 101{ 102 rtx rt; 103 rt = rtx_alloc_stat (code PASS_MEM_STAT); 104 105 PUT_MODE (rt, mode); 106 XINT (rt, 0) = arg0; 107 XEXP (rt, 1) = arg1; 108 XEXP (rt, 2) = arg2; 109 XBBDEF (rt, 3) = arg3; 110 XEXP (rt, 4) = arg4; 111 XINT (rt, 5) = arg5; 112 XINT (rt, 6) = arg6; 113 XEXP (rt, 7) = arg7; 114 115 return rt; 116} 117 118#define gen_rtx_fmt_iuuBeiie(c, m, p0, p1, p2, p3, p4, p5, p6, p7)\ 119 gen_rtx_fmt_iuuBeiie_stat (c, m, p0, p1, p2, p3, p4, p5, p6, p7 MEM_STAT_INFO) 120 121static inline rtx 122gen_rtx_fmt_iuuBeiie0_stat (RTX_CODE code, enum machine_mode mode, 123 int arg0, 124 rtx arg1, 125 rtx arg2, 126 struct basic_block_def *arg3, 127 rtx arg4, 128 int arg5, 129 int arg6, 130 rtx arg7 MEM_STAT_DECL) 131{ 132 rtx rt; 133 rt = rtx_alloc_stat (code PASS_MEM_STAT); 134 135 PUT_MODE (rt, mode); 136 XINT (rt, 0) = arg0; 137 XEXP (rt, 1) = arg1; 138 XEXP (rt, 2) = arg2; 139 XBBDEF (rt, 3) = arg3; 140 XEXP (rt, 4) = arg4; 141 XINT (rt, 5) = arg5; 142 XINT (rt, 6) = arg6; 143 XEXP (rt, 7) = arg7; 144 X0EXP (rt, 8) = NULL_RTX; 145 146 return rt; 147} 148 149#define gen_rtx_fmt_iuuBeiie0(c, m, p0, p1, p2, p3, p4, p5, p6, p7)\ 150 gen_rtx_fmt_iuuBeiie0_stat (c, m, p0, p1, p2, p3, p4, p5, p6, p7 MEM_STAT_INFO) 151 152static inline rtx 153gen_rtx_fmt_iuuBeiiee_stat (RTX_CODE code, enum machine_mode mode, 154 int arg0, 155 rtx arg1, 156 rtx arg2, 157 struct basic_block_def *arg3, 158 rtx arg4, 159 int arg5, 160 int arg6, 161 rtx arg7, 162 rtx arg8 MEM_STAT_DECL) 163{ 164 rtx rt; 165 rt = rtx_alloc_stat (code PASS_MEM_STAT); 166 167 PUT_MODE (rt, mode); 168 XINT (rt, 0) = arg0; 169 XEXP (rt, 1) = arg1; 170 XEXP (rt, 2) = arg2; 171 XBBDEF (rt, 3) = arg3; 172 XEXP (rt, 4) = arg4; 173 XINT (rt, 5) = arg5; 174 XINT (rt, 6) = arg6; 175 XEXP (rt, 7) = arg7; 176 XEXP (rt, 8) = arg8; 177 178 return rt; 179} 180 181#define gen_rtx_fmt_iuuBeiiee(c, m, p0, p1, p2, p3, p4, p5, p6, p7, p8)\ 182 gen_rtx_fmt_iuuBeiiee_stat (c, m, p0, p1, p2, p3, p4, p5, p6, p7, p8 MEM_STAT_INFO) 183 184static inline rtx 185gen_rtx_fmt_iuu00000_stat (RTX_CODE code, enum machine_mode mode, 186 int arg0, 187 rtx arg1, 188 rtx arg2 MEM_STAT_DECL) 189{ 190 rtx rt; 191 rt = rtx_alloc_stat (code PASS_MEM_STAT); 192 193 PUT_MODE (rt, mode); 194 XINT (rt, 0) = arg0; 195 XEXP (rt, 1) = arg1; 196 XEXP (rt, 2) = arg2; 197 X0EXP (rt, 3) = NULL_RTX; 198 X0EXP (rt, 4) = NULL_RTX; 199 X0EXP (rt, 5) = NULL_RTX; 200 X0EXP (rt, 6) = NULL_RTX; 201 X0EXP (rt, 7) = NULL_RTX; 202 203 return rt; 204} 205 206#define gen_rtx_fmt_iuu00000(c, m, p0, p1, p2)\ 207 gen_rtx_fmt_iuu00000_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 208 209static inline rtx 210gen_rtx_fmt_iuuB00is_stat (RTX_CODE code, enum machine_mode mode, 211 int arg0, 212 rtx arg1, 213 rtx arg2, 214 struct basic_block_def *arg3, 215 int arg4, 216 const char *arg5 MEM_STAT_DECL) 217{ 218 rtx rt; 219 rt = rtx_alloc_stat (code PASS_MEM_STAT); 220 221 PUT_MODE (rt, mode); 222 XINT (rt, 0) = arg0; 223 XEXP (rt, 1) = arg1; 224 XEXP (rt, 2) = arg2; 225 XBBDEF (rt, 3) = arg3; 226 X0EXP (rt, 4) = NULL_RTX; 227 X0EXP (rt, 5) = NULL_RTX; 228 XINT (rt, 6) = arg4; 229 XSTR (rt, 7) = arg5; 230 231 return rt; 232} 233 234#define gen_rtx_fmt_iuuB00is(c, m, p0, p1, p2, p3, p4, p5)\ 235 gen_rtx_fmt_iuuB00is_stat (c, m, p0, p1, p2, p3, p4, p5 MEM_STAT_INFO) 236 237static inline rtx 238gen_rtx_fmt_si_stat (RTX_CODE code, enum machine_mode mode, 239 const char *arg0, 240 int arg1 MEM_STAT_DECL) 241{ 242 rtx rt; 243 rt = rtx_alloc_stat (code PASS_MEM_STAT); 244 245 PUT_MODE (rt, mode); 246 XSTR (rt, 0) = arg0; 247 XINT (rt, 1) = arg1; 248 249 return rt; 250} 251 252#define gen_rtx_fmt_si(c, m, p0, p1)\ 253 gen_rtx_fmt_si_stat (c, m, p0, p1 MEM_STAT_INFO) 254 255static inline rtx 256gen_rtx_fmt_ssiEEEi_stat (RTX_CODE code, enum machine_mode mode, 257 const char *arg0, 258 const char *arg1, 259 int arg2, 260 rtvec arg3, 261 rtvec arg4, 262 rtvec arg5, 263 int arg6 MEM_STAT_DECL) 264{ 265 rtx rt; 266 rt = rtx_alloc_stat (code PASS_MEM_STAT); 267 268 PUT_MODE (rt, mode); 269 XSTR (rt, 0) = arg0; 270 XSTR (rt, 1) = arg1; 271 XINT (rt, 2) = arg2; 272 XVEC (rt, 3) = arg3; 273 XVEC (rt, 4) = arg4; 274 XVEC (rt, 5) = arg5; 275 XINT (rt, 6) = arg6; 276 277 return rt; 278} 279 280#define gen_rtx_fmt_ssiEEEi(c, m, p0, p1, p2, p3, p4, p5, p6)\ 281 gen_rtx_fmt_ssiEEEi_stat (c, m, p0, p1, p2, p3, p4, p5, p6 MEM_STAT_INFO) 282 283static inline rtx 284gen_rtx_fmt_Ei_stat (RTX_CODE code, enum machine_mode mode, 285 rtvec arg0, 286 int arg1 MEM_STAT_DECL) 287{ 288 rtx rt; 289 rt = rtx_alloc_stat (code PASS_MEM_STAT); 290 291 PUT_MODE (rt, mode); 292 XVEC (rt, 0) = arg0; 293 XINT (rt, 1) = arg1; 294 295 return rt; 296} 297 298#define gen_rtx_fmt_Ei(c, m, p0, p1)\ 299 gen_rtx_fmt_Ei_stat (c, m, p0, p1 MEM_STAT_INFO) 300 301static inline rtx 302gen_rtx_fmt_eEee0_stat (RTX_CODE code, enum machine_mode mode, 303 rtx arg0, 304 rtvec arg1, 305 rtx arg2, 306 rtx arg3 MEM_STAT_DECL) 307{ 308 rtx rt; 309 rt = rtx_alloc_stat (code PASS_MEM_STAT); 310 311 PUT_MODE (rt, mode); 312 XEXP (rt, 0) = arg0; 313 XVEC (rt, 1) = arg1; 314 XEXP (rt, 2) = arg2; 315 XEXP (rt, 3) = arg3; 316 X0EXP (rt, 4) = NULL_RTX; 317 318 return rt; 319} 320 321#define gen_rtx_fmt_eEee0(c, m, p0, p1, p2, p3)\ 322 gen_rtx_fmt_eEee0_stat (c, m, p0, p1, p2, p3 MEM_STAT_INFO) 323 324static inline rtx 325gen_rtx_fmt_eee_stat (RTX_CODE code, enum machine_mode mode, 326 rtx arg0, 327 rtx arg1, 328 rtx arg2 MEM_STAT_DECL) 329{ 330 rtx rt; 331 rt = rtx_alloc_stat (code PASS_MEM_STAT); 332 333 PUT_MODE (rt, mode); 334 XEXP (rt, 0) = arg0; 335 XEXP (rt, 1) = arg1; 336 XEXP (rt, 2) = arg2; 337 338 return rt; 339} 340 341#define gen_rtx_fmt_eee(c, m, p0, p1, p2)\ 342 gen_rtx_fmt_eee_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 343 344static inline rtx 345gen_rtx_fmt__stat (RTX_CODE code, enum machine_mode mode MEM_STAT_DECL) 346{ 347 rtx rt; 348 rt = rtx_alloc_stat (code PASS_MEM_STAT); 349 350 PUT_MODE (rt, mode); 351 352 return rt; 353} 354 355#define gen_rtx_fmt_(c, m)\ 356 gen_rtx_fmt__stat (c, m MEM_STAT_INFO) 357 358static inline rtx 359gen_rtx_fmt_w_stat (RTX_CODE code, enum machine_mode mode, 360 HOST_WIDE_INT arg0 MEM_STAT_DECL) 361{ 362 rtx rt; 363 rt = rtx_alloc_stat (code PASS_MEM_STAT); 364 365 PUT_MODE (rt, mode); 366 XWINT (rt, 0) = arg0; 367 368 return rt; 369} 370 371#define gen_rtx_fmt_w(c, m, p0)\ 372 gen_rtx_fmt_w_stat (c, m, p0 MEM_STAT_INFO) 373 374static inline rtx 375gen_rtx_fmt_www_stat (RTX_CODE code, enum machine_mode mode, 376 HOST_WIDE_INT arg0, 377 HOST_WIDE_INT arg1, 378 HOST_WIDE_INT arg2 MEM_STAT_DECL) 379{ 380 rtx rt; 381 rt = rtx_alloc_stat (code PASS_MEM_STAT); 382 383 PUT_MODE (rt, mode); 384 XWINT (rt, 0) = arg0; 385 XWINT (rt, 1) = arg1; 386 XWINT (rt, 2) = arg2; 387 388 return rt; 389} 390 391#define gen_rtx_fmt_www(c, m, p0, p1, p2)\ 392 gen_rtx_fmt_www_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 393 394static inline rtx 395gen_rtx_fmt_s_stat (RTX_CODE code, enum machine_mode mode, 396 const char *arg0 MEM_STAT_DECL) 397{ 398 rtx rt; 399 rt = rtx_alloc_stat (code PASS_MEM_STAT); 400 401 PUT_MODE (rt, mode); 402 XSTR (rt, 0) = arg0; 403 404 return rt; 405} 406 407#define gen_rtx_fmt_s(c, m, p0)\ 408 gen_rtx_fmt_s_stat (c, m, p0 MEM_STAT_INFO) 409 410static inline rtx 411gen_rtx_fmt_i00_stat (RTX_CODE code, enum machine_mode mode, 412 int arg0 MEM_STAT_DECL) 413{ 414 rtx rt; 415 rt = rtx_alloc_stat (code PASS_MEM_STAT); 416 417 PUT_MODE (rt, mode); 418 XINT (rt, 0) = arg0; 419 X0EXP (rt, 1) = NULL_RTX; 420 X0EXP (rt, 2) = NULL_RTX; 421 422 return rt; 423} 424 425#define gen_rtx_fmt_i00(c, m, p0)\ 426 gen_rtx_fmt_i00_stat (c, m, p0 MEM_STAT_INFO) 427 428static inline rtx 429gen_rtx_fmt_ei_stat (RTX_CODE code, enum machine_mode mode, 430 rtx arg0, 431 int arg1 MEM_STAT_DECL) 432{ 433 rtx rt; 434 rt = rtx_alloc_stat (code PASS_MEM_STAT); 435 436 PUT_MODE (rt, mode); 437 XEXP (rt, 0) = arg0; 438 XINT (rt, 1) = arg1; 439 440 return rt; 441} 442 443#define gen_rtx_fmt_ei(c, m, p0, p1)\ 444 gen_rtx_fmt_ei_stat (c, m, p0, p1 MEM_STAT_INFO) 445 446static inline rtx 447gen_rtx_fmt_e0_stat (RTX_CODE code, enum machine_mode mode, 448 rtx arg0 MEM_STAT_DECL) 449{ 450 rtx rt; 451 rt = rtx_alloc_stat (code PASS_MEM_STAT); 452 453 PUT_MODE (rt, mode); 454 XEXP (rt, 0) = arg0; 455 X0EXP (rt, 1) = NULL_RTX; 456 457 return rt; 458} 459 460#define gen_rtx_fmt_e0(c, m, p0)\ 461 gen_rtx_fmt_e0_stat (c, m, p0 MEM_STAT_INFO) 462 463static inline rtx 464gen_rtx_fmt_u_stat (RTX_CODE code, enum machine_mode mode, 465 rtx arg0 MEM_STAT_DECL) 466{ 467 rtx rt; 468 rt = rtx_alloc_stat (code PASS_MEM_STAT); 469 470 PUT_MODE (rt, mode); 471 XEXP (rt, 0) = arg0; 472 473 return rt; 474} 475 476#define gen_rtx_fmt_u(c, m, p0)\ 477 gen_rtx_fmt_u_stat (c, m, p0 MEM_STAT_INFO) 478 479static inline rtx 480gen_rtx_fmt_s00_stat (RTX_CODE code, enum machine_mode mode, 481 const char *arg0 MEM_STAT_DECL) 482{ 483 rtx rt; 484 rt = rtx_alloc_stat (code PASS_MEM_STAT); 485 486 PUT_MODE (rt, mode); 487 XSTR (rt, 0) = arg0; 488 X0EXP (rt, 1) = NULL_RTX; 489 X0EXP (rt, 2) = NULL_RTX; 490 491 return rt; 492} 493 494#define gen_rtx_fmt_s00(c, m, p0)\ 495 gen_rtx_fmt_s00_stat (c, m, p0 MEM_STAT_INFO) 496 497static inline rtx 498gen_rtx_fmt_tei_stat (RTX_CODE code, enum machine_mode mode, 499 union tree_node *arg0, 500 rtx arg1, 501 int arg2 MEM_STAT_DECL) 502{ 503 rtx rt; 504 rt = rtx_alloc_stat (code PASS_MEM_STAT); 505 506 PUT_MODE (rt, mode); 507 XTREE (rt, 0) = arg0; 508 XEXP (rt, 1) = arg1; 509 XINT (rt, 2) = arg2; 510 511 return rt; 512} 513 514#define gen_rtx_fmt_tei(c, m, p0, p1, p2)\ 515 gen_rtx_fmt_tei_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 516 517static inline rtx 518gen_rtx_fmt_t_stat (RTX_CODE code, enum machine_mode mode, 519 union tree_node *arg0 MEM_STAT_DECL) 520{ 521 rtx rt; 522 rt = rtx_alloc_stat (code PASS_MEM_STAT); 523 524 PUT_MODE (rt, mode); 525 XTREE (rt, 0) = arg0; 526 527 return rt; 528} 529 530#define gen_rtx_fmt_t(c, m, p0)\ 531 gen_rtx_fmt_t_stat (c, m, p0 MEM_STAT_INFO) 532 533static inline rtx 534gen_rtx_fmt_iss_stat (RTX_CODE code, enum machine_mode mode, 535 int arg0, 536 const char *arg1, 537 const char *arg2 MEM_STAT_DECL) 538{ 539 rtx rt; 540 rt = rtx_alloc_stat (code PASS_MEM_STAT); 541 542 PUT_MODE (rt, mode); 543 XINT (rt, 0) = arg0; 544 XSTR (rt, 1) = arg1; 545 XSTR (rt, 2) = arg2; 546 547 return rt; 548} 549 550#define gen_rtx_fmt_iss(c, m, p0, p1, p2)\ 551 gen_rtx_fmt_iss_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 552 553static inline rtx 554gen_rtx_fmt_is_stat (RTX_CODE code, enum machine_mode mode, 555 int arg0, 556 const char *arg1 MEM_STAT_DECL) 557{ 558 rtx rt; 559 rt = rtx_alloc_stat (code PASS_MEM_STAT); 560 561 PUT_MODE (rt, mode); 562 XINT (rt, 0) = arg0; 563 XSTR (rt, 1) = arg1; 564 565 return rt; 566} 567 568#define gen_rtx_fmt_is(c, m, p0, p1)\ 569 gen_rtx_fmt_is_stat (c, m, p0, p1 MEM_STAT_INFO) 570 571static inline rtx 572gen_rtx_fmt_isE_stat (RTX_CODE code, enum machine_mode mode, 573 int arg0, 574 const char *arg1, 575 rtvec arg2 MEM_STAT_DECL) 576{ 577 rtx rt; 578 rt = rtx_alloc_stat (code PASS_MEM_STAT); 579 580 PUT_MODE (rt, mode); 581 XINT (rt, 0) = arg0; 582 XSTR (rt, 1) = arg1; 583 XVEC (rt, 2) = arg2; 584 585 return rt; 586} 587 588#define gen_rtx_fmt_isE(c, m, p0, p1, p2)\ 589 gen_rtx_fmt_isE_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 590 591static inline rtx 592gen_rtx_fmt_i_stat (RTX_CODE code, enum machine_mode mode, 593 int arg0 MEM_STAT_DECL) 594{ 595 rtx rt; 596 rt = rtx_alloc_stat (code PASS_MEM_STAT); 597 598 PUT_MODE (rt, mode); 599 XINT (rt, 0) = arg0; 600 601 return rt; 602} 603 604#define gen_rtx_fmt_i(c, m, p0)\ 605 gen_rtx_fmt_i_stat (c, m, p0 MEM_STAT_INFO) 606 607static inline rtx 608gen_rtx_fmt_iE_stat (RTX_CODE code, enum machine_mode mode, 609 int arg0, 610 rtvec arg1 MEM_STAT_DECL) 611{ 612 rtx rt; 613 rt = rtx_alloc_stat (code PASS_MEM_STAT); 614 615 PUT_MODE (rt, mode); 616 XINT (rt, 0) = arg0; 617 XVEC (rt, 1) = arg1; 618 619 return rt; 620} 621 622#define gen_rtx_fmt_iE(c, m, p0, p1)\ 623 gen_rtx_fmt_iE_stat (c, m, p0, p1 MEM_STAT_INFO) 624 625static inline rtx 626gen_rtx_fmt_ss_stat (RTX_CODE code, enum machine_mode mode, 627 const char *arg0, 628 const char *arg1 MEM_STAT_DECL) 629{ 630 rtx rt; 631 rt = rtx_alloc_stat (code PASS_MEM_STAT); 632 633 PUT_MODE (rt, mode); 634 XSTR (rt, 0) = arg0; 635 XSTR (rt, 1) = arg1; 636 637 return rt; 638} 639 640#define gen_rtx_fmt_ss(c, m, p0, p1)\ 641 gen_rtx_fmt_ss_stat (c, m, p0, p1 MEM_STAT_INFO) 642 643static inline rtx 644gen_rtx_fmt_sEss_stat (RTX_CODE code, enum machine_mode mode, 645 const char *arg0, 646 rtvec arg1, 647 const char *arg2, 648 const char *arg3 MEM_STAT_DECL) 649{ 650 rtx rt; 651 rt = rtx_alloc_stat (code PASS_MEM_STAT); 652 653 PUT_MODE (rt, mode); 654 XSTR (rt, 0) = arg0; 655 XVEC (rt, 1) = arg1; 656 XSTR (rt, 2) = arg2; 657 XSTR (rt, 3) = arg3; 658 659 return rt; 660} 661 662#define gen_rtx_fmt_sEss(c, m, p0, p1, p2, p3)\ 663 gen_rtx_fmt_sEss_stat (c, m, p0, p1, p2, p3 MEM_STAT_INFO) 664 665static inline rtx 666gen_rtx_fmt_eE_stat (RTX_CODE code, enum machine_mode mode, 667 rtx arg0, 668 rtvec arg1 MEM_STAT_DECL) 669{ 670 rtx rt; 671 rt = rtx_alloc_stat (code PASS_MEM_STAT); 672 673 PUT_MODE (rt, mode); 674 XEXP (rt, 0) = arg0; 675 XVEC (rt, 1) = arg1; 676 677 return rt; 678} 679 680#define gen_rtx_fmt_eE(c, m, p0, p1)\ 681 gen_rtx_fmt_eE_stat (c, m, p0, p1 MEM_STAT_INFO) 682 683static inline rtx 684gen_rtx_fmt_Ess_stat (RTX_CODE code, enum machine_mode mode, 685 rtvec arg0, 686 const char *arg1, 687 const char *arg2 MEM_STAT_DECL) 688{ 689 rtx rt; 690 rt = rtx_alloc_stat (code PASS_MEM_STAT); 691 692 PUT_MODE (rt, mode); 693 XVEC (rt, 0) = arg0; 694 XSTR (rt, 1) = arg1; 695 XSTR (rt, 2) = arg2; 696 697 return rt; 698} 699 700#define gen_rtx_fmt_Ess(c, m, p0, p1, p2)\ 701 gen_rtx_fmt_Ess_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 702 703static inline rtx 704gen_rtx_fmt_ses_stat (RTX_CODE code, enum machine_mode mode, 705 const char *arg0, 706 rtx arg1, 707 const char *arg2 MEM_STAT_DECL) 708{ 709 rtx rt; 710 rt = rtx_alloc_stat (code PASS_MEM_STAT); 711 712 PUT_MODE (rt, mode); 713 XSTR (rt, 0) = arg0; 714 XEXP (rt, 1) = arg1; 715 XSTR (rt, 2) = arg2; 716 717 return rt; 718} 719 720#define gen_rtx_fmt_ses(c, m, p0, p1, p2)\ 721 gen_rtx_fmt_ses_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 722 723static inline rtx 724gen_rtx_fmt_sss_stat (RTX_CODE code, enum machine_mode mode, 725 const char *arg0, 726 const char *arg1, 727 const char *arg2 MEM_STAT_DECL) 728{ 729 rtx rt; 730 rt = rtx_alloc_stat (code PASS_MEM_STAT); 731 732 PUT_MODE (rt, mode); 733 XSTR (rt, 0) = arg0; 734 XSTR (rt, 1) = arg1; 735 XSTR (rt, 2) = arg2; 736 737 return rt; 738} 739 740#define gen_rtx_fmt_sss(c, m, p0, p1, p2)\ 741 gen_rtx_fmt_sss_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 742 743static inline rtx 744gen_rtx_fmt_sse_stat (RTX_CODE code, enum machine_mode mode, 745 const char *arg0, 746 const char *arg1, 747 rtx arg2 MEM_STAT_DECL) 748{ 749 rtx rt; 750 rt = rtx_alloc_stat (code PASS_MEM_STAT); 751 752 PUT_MODE (rt, mode); 753 XSTR (rt, 0) = arg0; 754 XSTR (rt, 1) = arg1; 755 XEXP (rt, 2) = arg2; 756 757 return rt; 758} 759 760#define gen_rtx_fmt_sse(c, m, p0, p1, p2)\ 761 gen_rtx_fmt_sse_stat (c, m, p0, p1, p2 MEM_STAT_INFO) 762 763static inline rtx 764gen_rtx_fmt_sies_stat (RTX_CODE code, enum machine_mode mode, 765 const char *arg0, 766 int arg1, 767 rtx arg2, 768 const char *arg3 MEM_STAT_DECL) 769{ 770 rtx rt; 771 rt = rtx_alloc_stat (code PASS_MEM_STAT); 772 773 PUT_MODE (rt, mode); 774 XSTR (rt, 0) = arg0; 775 XINT (rt, 1) = arg1; 776 XEXP (rt, 2) = arg2; 777 XSTR (rt, 3) = arg3; 778 779 return rt; 780} 781 782#define gen_rtx_fmt_sies(c, m, p0, p1, p2, p3)\ 783 gen_rtx_fmt_sies_stat (c, m, p0, p1, p2, p3 MEM_STAT_INFO) 784 785static inline rtx 786gen_rtx_fmt_sE_stat (RTX_CODE code, enum machine_mode mode, 787 const char *arg0, 788 rtvec arg1 MEM_STAT_DECL) 789{ 790 rtx rt; 791 rt = rtx_alloc_stat (code PASS_MEM_STAT); 792 793 PUT_MODE (rt, mode); 794 XSTR (rt, 0) = arg0; 795 XVEC (rt, 1) = arg1; 796 797 return rt; 798} 799 800#define gen_rtx_fmt_sE(c, m, p0, p1)\ 801 gen_rtx_fmt_sE_stat (c, m, p0, p1 MEM_STAT_INFO) 802 803static inline rtx 804gen_rtx_fmt_ii_stat (RTX_CODE code, enum machine_mode mode, 805 int arg0, 806 int arg1 MEM_STAT_DECL) 807{ 808 rtx rt; 809 rt = rtx_alloc_stat (code PASS_MEM_STAT); 810 811 PUT_MODE (rt, mode); 812 XINT (rt, 0) = arg0; 813 XINT (rt, 1) = arg1; 814 815 return rt; 816} 817 818#define gen_rtx_fmt_ii(c, m, p0, p1)\ 819 gen_rtx_fmt_ii_stat (c, m, p0, p1 MEM_STAT_INFO) 820 821static inline rtx 822gen_rtx_fmt_Ee_stat (RTX_CODE code, enum machine_mode mode, 823 rtvec arg0, 824 rtx arg1 MEM_STAT_DECL) 825{ 826 rtx rt; 827 rt = rtx_alloc_stat (code PASS_MEM_STAT); 828 829 PUT_MODE (rt, mode); 830 XVEC (rt, 0) = arg0; 831 XEXP (rt, 1) = arg1; 832 833 return rt; 834} 835 836#define gen_rtx_fmt_Ee(c, m, p0, p1)\ 837 gen_rtx_fmt_Ee_stat (c, m, p0, p1 MEM_STAT_INFO) 838 839 840#define gen_rtx_VALUE(MODE) \ 841 gen_rtx_fmt_0 (VALUE, (MODE)) 842#define gen_rtx_DEBUG_EXPR(MODE) \ 843 gen_rtx_fmt_0 (DEBUG_EXPR, (MODE)) 844#define gen_rtx_EXPR_LIST(MODE, ARG0, ARG1) \ 845 gen_rtx_fmt_ee (EXPR_LIST, (MODE), (ARG0), (ARG1)) 846#define gen_rtx_INSN_LIST(MODE, ARG0, ARG1) \ 847 gen_rtx_fmt_ue (INSN_LIST, (MODE), (ARG0), (ARG1)) 848#define gen_rtx_SEQUENCE(MODE, ARG0) \ 849 gen_rtx_fmt_E (SEQUENCE, (MODE), (ARG0)) 850#define gen_rtx_ADDRESS(MODE, ARG0) \ 851 gen_rtx_fmt_e (ADDRESS, (MODE), (ARG0)) 852#define gen_rtx_DEBUG_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7) \ 853 gen_rtx_fmt_iuuBeiie (DEBUG_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7)) 854#define gen_rtx_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7) \ 855 gen_rtx_fmt_iuuBeiie (INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7)) 856#define gen_rtx_JUMP_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7) \ 857 gen_rtx_fmt_iuuBeiie0 (JUMP_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7)) 858#define gen_rtx_CALL_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7, ARG8) \ 859 gen_rtx_fmt_iuuBeiiee (CALL_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7), (ARG8)) 860#define gen_rtx_BARRIER(MODE, ARG0, ARG1, ARG2) \ 861 gen_rtx_fmt_iuu00000 (BARRIER, (MODE), (ARG0), (ARG1), (ARG2)) 862#define gen_rtx_CODE_LABEL(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5) \ 863 gen_rtx_fmt_iuuB00is (CODE_LABEL, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5)) 864#define gen_rtx_COND_EXEC(MODE, ARG0, ARG1) \ 865 gen_rtx_fmt_ee (COND_EXEC, (MODE), (ARG0), (ARG1)) 866#define gen_rtx_PARALLEL(MODE, ARG0) \ 867 gen_rtx_fmt_E (PARALLEL, (MODE), (ARG0)) 868#define gen_rtx_ASM_INPUT(MODE, ARG0, ARG1) \ 869 gen_rtx_fmt_si (ASM_INPUT, (MODE), (ARG0), (ARG1)) 870#define gen_rtx_ASM_OPERANDS(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \ 871 gen_rtx_fmt_ssiEEEi (ASM_OPERANDS, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6)) 872#define gen_rtx_UNSPEC(MODE, ARG0, ARG1) \ 873 gen_rtx_fmt_Ei (UNSPEC, (MODE), (ARG0), (ARG1)) 874#define gen_rtx_UNSPEC_VOLATILE(MODE, ARG0, ARG1) \ 875 gen_rtx_fmt_Ei (UNSPEC_VOLATILE, (MODE), (ARG0), (ARG1)) 876#define gen_rtx_ADDR_VEC(MODE, ARG0) \ 877 gen_rtx_fmt_E (ADDR_VEC, (MODE), (ARG0)) 878#define gen_rtx_ADDR_DIFF_VEC(MODE, ARG0, ARG1, ARG2, ARG3) \ 879 gen_rtx_fmt_eEee0 (ADDR_DIFF_VEC, (MODE), (ARG0), (ARG1), (ARG2), (ARG3)) 880#define gen_rtx_PREFETCH(MODE, ARG0, ARG1, ARG2) \ 881 gen_rtx_fmt_eee (PREFETCH, (MODE), (ARG0), (ARG1), (ARG2)) 882#define gen_rtx_SET(MODE, ARG0, ARG1) \ 883 gen_rtx_fmt_ee (SET, (MODE), (ARG0), (ARG1)) 884#define gen_rtx_USE(MODE, ARG0) \ 885 gen_rtx_fmt_e (USE, (MODE), (ARG0)) 886#define gen_rtx_CLOBBER(MODE, ARG0) \ 887 gen_rtx_fmt_e (CLOBBER, (MODE), (ARG0)) 888#define gen_rtx_CALL(MODE, ARG0, ARG1) \ 889 gen_rtx_fmt_ee (CALL, (MODE), (ARG0), (ARG1)) 890#define gen_rtx_raw_RETURN(MODE) \ 891 gen_rtx_fmt_ (RETURN, (MODE)) 892#define gen_rtx_raw_SIMPLE_RETURN(MODE) \ 893 gen_rtx_fmt_ (SIMPLE_RETURN, (MODE)) 894#define gen_rtx_EH_RETURN(MODE) \ 895 gen_rtx_fmt_ (EH_RETURN, (MODE)) 896#define gen_rtx_TRAP_IF(MODE, ARG0, ARG1) \ 897 gen_rtx_fmt_ee (TRAP_IF, (MODE), (ARG0), (ARG1)) 898#define gen_rtx_raw_CONST_INT(MODE, ARG0) \ 899 gen_rtx_fmt_w (CONST_INT, (MODE), (ARG0)) 900#define gen_rtx_raw_CONST_VECTOR(MODE, ARG0) \ 901 gen_rtx_fmt_E (CONST_VECTOR, (MODE), (ARG0)) 902#define gen_rtx_CONST_STRING(MODE, ARG0) \ 903 gen_rtx_fmt_s (CONST_STRING, (MODE), (ARG0)) 904#define gen_rtx_CONST(MODE, ARG0) \ 905 gen_rtx_fmt_e (CONST, (MODE), (ARG0)) 906#define gen_rtx_raw_PC(MODE) \ 907 gen_rtx_fmt_ (PC, (MODE)) 908#define gen_rtx_raw_REG(MODE, ARG0) \ 909 gen_rtx_fmt_i00 (REG, (MODE), (ARG0)) 910#define gen_rtx_SCRATCH(MODE) \ 911 gen_rtx_fmt_0 (SCRATCH, (MODE)) 912#define gen_rtx_raw_SUBREG(MODE, ARG0, ARG1) \ 913 gen_rtx_fmt_ei (SUBREG, (MODE), (ARG0), (ARG1)) 914#define gen_rtx_STRICT_LOW_PART(MODE, ARG0) \ 915 gen_rtx_fmt_e (STRICT_LOW_PART, (MODE), (ARG0)) 916#define gen_rtx_CONCAT(MODE, ARG0, ARG1) \ 917 gen_rtx_fmt_ee (CONCAT, (MODE), (ARG0), (ARG1)) 918#define gen_rtx_CONCATN(MODE, ARG0) \ 919 gen_rtx_fmt_E (CONCATN, (MODE), (ARG0)) 920#define gen_rtx_raw_MEM(MODE, ARG0) \ 921 gen_rtx_fmt_e0 (MEM, (MODE), (ARG0)) 922#define gen_rtx_LABEL_REF(MODE, ARG0) \ 923 gen_rtx_fmt_u (LABEL_REF, (MODE), (ARG0)) 924#define gen_rtx_SYMBOL_REF(MODE, ARG0) \ 925 gen_rtx_fmt_s00 (SYMBOL_REF, (MODE), (ARG0)) 926#define gen_rtx_raw_CC0(MODE) \ 927 gen_rtx_fmt_ (CC0, (MODE)) 928#define gen_rtx_IF_THEN_ELSE(MODE, ARG0, ARG1, ARG2) \ 929 gen_rtx_fmt_eee (IF_THEN_ELSE, (MODE), (ARG0), (ARG1), (ARG2)) 930#define gen_rtx_COMPARE(MODE, ARG0, ARG1) \ 931 gen_rtx_fmt_ee (COMPARE, (MODE), (ARG0), (ARG1)) 932#define gen_rtx_PLUS(MODE, ARG0, ARG1) \ 933 gen_rtx_fmt_ee (PLUS, (MODE), (ARG0), (ARG1)) 934#define gen_rtx_MINUS(MODE, ARG0, ARG1) \ 935 gen_rtx_fmt_ee (MINUS, (MODE), (ARG0), (ARG1)) 936#define gen_rtx_NEG(MODE, ARG0) \ 937 gen_rtx_fmt_e (NEG, (MODE), (ARG0)) 938#define gen_rtx_MULT(MODE, ARG0, ARG1) \ 939 gen_rtx_fmt_ee (MULT, (MODE), (ARG0), (ARG1)) 940#define gen_rtx_SS_MULT(MODE, ARG0, ARG1) \ 941 gen_rtx_fmt_ee (SS_MULT, (MODE), (ARG0), (ARG1)) 942#define gen_rtx_US_MULT(MODE, ARG0, ARG1) \ 943 gen_rtx_fmt_ee (US_MULT, (MODE), (ARG0), (ARG1)) 944#define gen_rtx_DIV(MODE, ARG0, ARG1) \ 945 gen_rtx_fmt_ee (DIV, (MODE), (ARG0), (ARG1)) 946#define gen_rtx_SS_DIV(MODE, ARG0, ARG1) \ 947 gen_rtx_fmt_ee (SS_DIV, (MODE), (ARG0), (ARG1)) 948#define gen_rtx_US_DIV(MODE, ARG0, ARG1) \ 949 gen_rtx_fmt_ee (US_DIV, (MODE), (ARG0), (ARG1)) 950#define gen_rtx_MOD(MODE, ARG0, ARG1) \ 951 gen_rtx_fmt_ee (MOD, (MODE), (ARG0), (ARG1)) 952#define gen_rtx_UDIV(MODE, ARG0, ARG1) \ 953 gen_rtx_fmt_ee (UDIV, (MODE), (ARG0), (ARG1)) 954#define gen_rtx_UMOD(MODE, ARG0, ARG1) \ 955 gen_rtx_fmt_ee (UMOD, (MODE), (ARG0), (ARG1)) 956#define gen_rtx_AND(MODE, ARG0, ARG1) \ 957 gen_rtx_fmt_ee (AND, (MODE), (ARG0), (ARG1)) 958#define gen_rtx_IOR(MODE, ARG0, ARG1) \ 959 gen_rtx_fmt_ee (IOR, (MODE), (ARG0), (ARG1)) 960#define gen_rtx_XOR(MODE, ARG0, ARG1) \ 961 gen_rtx_fmt_ee (XOR, (MODE), (ARG0), (ARG1)) 962#define gen_rtx_NOT(MODE, ARG0) \ 963 gen_rtx_fmt_e (NOT, (MODE), (ARG0)) 964#define gen_rtx_ASHIFT(MODE, ARG0, ARG1) \ 965 gen_rtx_fmt_ee (ASHIFT, (MODE), (ARG0), (ARG1)) 966#define gen_rtx_ROTATE(MODE, ARG0, ARG1) \ 967 gen_rtx_fmt_ee (ROTATE, (MODE), (ARG0), (ARG1)) 968#define gen_rtx_ASHIFTRT(MODE, ARG0, ARG1) \ 969 gen_rtx_fmt_ee (ASHIFTRT, (MODE), (ARG0), (ARG1)) 970#define gen_rtx_LSHIFTRT(MODE, ARG0, ARG1) \ 971 gen_rtx_fmt_ee (LSHIFTRT, (MODE), (ARG0), (ARG1)) 972#define gen_rtx_ROTATERT(MODE, ARG0, ARG1) \ 973 gen_rtx_fmt_ee (ROTATERT, (MODE), (ARG0), (ARG1)) 974#define gen_rtx_SMIN(MODE, ARG0, ARG1) \ 975 gen_rtx_fmt_ee (SMIN, (MODE), (ARG0), (ARG1)) 976#define gen_rtx_SMAX(MODE, ARG0, ARG1) \ 977 gen_rtx_fmt_ee (SMAX, (MODE), (ARG0), (ARG1)) 978#define gen_rtx_UMIN(MODE, ARG0, ARG1) \ 979 gen_rtx_fmt_ee (UMIN, (MODE), (ARG0), (ARG1)) 980#define gen_rtx_UMAX(MODE, ARG0, ARG1) \ 981 gen_rtx_fmt_ee (UMAX, (MODE), (ARG0), (ARG1)) 982#define gen_rtx_PRE_DEC(MODE, ARG0) \ 983 gen_rtx_fmt_e (PRE_DEC, (MODE), (ARG0)) 984#define gen_rtx_PRE_INC(MODE, ARG0) \ 985 gen_rtx_fmt_e (PRE_INC, (MODE), (ARG0)) 986#define gen_rtx_POST_DEC(MODE, ARG0) \ 987 gen_rtx_fmt_e (POST_DEC, (MODE), (ARG0)) 988#define gen_rtx_POST_INC(MODE, ARG0) \ 989 gen_rtx_fmt_e (POST_INC, (MODE), (ARG0)) 990#define gen_rtx_PRE_MODIFY(MODE, ARG0, ARG1) \ 991 gen_rtx_fmt_ee (PRE_MODIFY, (MODE), (ARG0), (ARG1)) 992#define gen_rtx_POST_MODIFY(MODE, ARG0, ARG1) \ 993 gen_rtx_fmt_ee (POST_MODIFY, (MODE), (ARG0), (ARG1)) 994#define gen_rtx_NE(MODE, ARG0, ARG1) \ 995 gen_rtx_fmt_ee (NE, (MODE), (ARG0), (ARG1)) 996#define gen_rtx_EQ(MODE, ARG0, ARG1) \ 997 gen_rtx_fmt_ee (EQ, (MODE), (ARG0), (ARG1)) 998#define gen_rtx_GE(MODE, ARG0, ARG1) \ 999 gen_rtx_fmt_ee (GE, (MODE), (ARG0), (ARG1)) 1000#define gen_rtx_GT(MODE, ARG0, ARG1) \ 1001 gen_rtx_fmt_ee (GT, (MODE), (ARG0), (ARG1)) 1002#define gen_rtx_LE(MODE, ARG0, ARG1) \ 1003 gen_rtx_fmt_ee (LE, (MODE), (ARG0), (ARG1)) 1004#define gen_rtx_LT(MODE, ARG0, ARG1) \ 1005 gen_rtx_fmt_ee (LT, (MODE), (ARG0), (ARG1)) 1006#define gen_rtx_GEU(MODE, ARG0, ARG1) \ 1007 gen_rtx_fmt_ee (GEU, (MODE), (ARG0), (ARG1)) 1008#define gen_rtx_GTU(MODE, ARG0, ARG1) \ 1009 gen_rtx_fmt_ee (GTU, (MODE), (ARG0), (ARG1)) 1010#define gen_rtx_LEU(MODE, ARG0, ARG1) \ 1011 gen_rtx_fmt_ee (LEU, (MODE), (ARG0), (ARG1)) 1012#define gen_rtx_LTU(MODE, ARG0, ARG1) \ 1013 gen_rtx_fmt_ee (LTU, (MODE), (ARG0), (ARG1)) 1014#define gen_rtx_UNORDERED(MODE, ARG0, ARG1) \ 1015 gen_rtx_fmt_ee (UNORDERED, (MODE), (ARG0), (ARG1)) 1016#define gen_rtx_ORDERED(MODE, ARG0, ARG1) \ 1017 gen_rtx_fmt_ee (ORDERED, (MODE), (ARG0), (ARG1)) 1018#define gen_rtx_UNEQ(MODE, ARG0, ARG1) \ 1019 gen_rtx_fmt_ee (UNEQ, (MODE), (ARG0), (ARG1)) 1020#define gen_rtx_UNGE(MODE, ARG0, ARG1) \ 1021 gen_rtx_fmt_ee (UNGE, (MODE), (ARG0), (ARG1)) 1022#define gen_rtx_UNGT(MODE, ARG0, ARG1) \ 1023 gen_rtx_fmt_ee (UNGT, (MODE), (ARG0), (ARG1)) 1024#define gen_rtx_UNLE(MODE, ARG0, ARG1) \ 1025 gen_rtx_fmt_ee (UNLE, (MODE), (ARG0), (ARG1)) 1026#define gen_rtx_UNLT(MODE, ARG0, ARG1) \ 1027 gen_rtx_fmt_ee (UNLT, (MODE), (ARG0), (ARG1)) 1028#define gen_rtx_LTGT(MODE, ARG0, ARG1) \ 1029 gen_rtx_fmt_ee (LTGT, (MODE), (ARG0), (ARG1)) 1030#define gen_rtx_SIGN_EXTEND(MODE, ARG0) \ 1031 gen_rtx_fmt_e (SIGN_EXTEND, (MODE), (ARG0)) 1032#define gen_rtx_ZERO_EXTEND(MODE, ARG0) \ 1033 gen_rtx_fmt_e (ZERO_EXTEND, (MODE), (ARG0)) 1034#define gen_rtx_TRUNCATE(MODE, ARG0) \ 1035 gen_rtx_fmt_e (TRUNCATE, (MODE), (ARG0)) 1036#define gen_rtx_FLOAT_EXTEND(MODE, ARG0) \ 1037 gen_rtx_fmt_e (FLOAT_EXTEND, (MODE), (ARG0)) 1038#define gen_rtx_FLOAT_TRUNCATE(MODE, ARG0) \ 1039 gen_rtx_fmt_e (FLOAT_TRUNCATE, (MODE), (ARG0)) 1040#define gen_rtx_FLOAT(MODE, ARG0) \ 1041 gen_rtx_fmt_e (FLOAT, (MODE), (ARG0)) 1042#define gen_rtx_FIX(MODE, ARG0) \ 1043 gen_rtx_fmt_e (FIX, (MODE), (ARG0)) 1044#define gen_rtx_UNSIGNED_FLOAT(MODE, ARG0) \ 1045 gen_rtx_fmt_e (UNSIGNED_FLOAT, (MODE), (ARG0)) 1046#define gen_rtx_UNSIGNED_FIX(MODE, ARG0) \ 1047 gen_rtx_fmt_e (UNSIGNED_FIX, (MODE), (ARG0)) 1048#define gen_rtx_FRACT_CONVERT(MODE, ARG0) \ 1049 gen_rtx_fmt_e (FRACT_CONVERT, (MODE), (ARG0)) 1050#define gen_rtx_UNSIGNED_FRACT_CONVERT(MODE, ARG0) \ 1051 gen_rtx_fmt_e (UNSIGNED_FRACT_CONVERT, (MODE), (ARG0)) 1052#define gen_rtx_SAT_FRACT(MODE, ARG0) \ 1053 gen_rtx_fmt_e (SAT_FRACT, (MODE), (ARG0)) 1054#define gen_rtx_UNSIGNED_SAT_FRACT(MODE, ARG0) \ 1055 gen_rtx_fmt_e (UNSIGNED_SAT_FRACT, (MODE), (ARG0)) 1056#define gen_rtx_ABS(MODE, ARG0) \ 1057 gen_rtx_fmt_e (ABS, (MODE), (ARG0)) 1058#define gen_rtx_SQRT(MODE, ARG0) \ 1059 gen_rtx_fmt_e (SQRT, (MODE), (ARG0)) 1060#define gen_rtx_BSWAP(MODE, ARG0) \ 1061 gen_rtx_fmt_e (BSWAP, (MODE), (ARG0)) 1062#define gen_rtx_FFS(MODE, ARG0) \ 1063 gen_rtx_fmt_e (FFS, (MODE), (ARG0)) 1064#define gen_rtx_CLZ(MODE, ARG0) \ 1065 gen_rtx_fmt_e (CLZ, (MODE), (ARG0)) 1066#define gen_rtx_CTZ(MODE, ARG0) \ 1067 gen_rtx_fmt_e (CTZ, (MODE), (ARG0)) 1068#define gen_rtx_POPCOUNT(MODE, ARG0) \ 1069 gen_rtx_fmt_e (POPCOUNT, (MODE), (ARG0)) 1070#define gen_rtx_PARITY(MODE, ARG0) \ 1071 gen_rtx_fmt_e (PARITY, (MODE), (ARG0)) 1072#define gen_rtx_SIGN_EXTRACT(MODE, ARG0, ARG1, ARG2) \ 1073 gen_rtx_fmt_eee (SIGN_EXTRACT, (MODE), (ARG0), (ARG1), (ARG2)) 1074#define gen_rtx_ZERO_EXTRACT(MODE, ARG0, ARG1, ARG2) \ 1075 gen_rtx_fmt_eee (ZERO_EXTRACT, (MODE), (ARG0), (ARG1), (ARG2)) 1076#define gen_rtx_HIGH(MODE, ARG0) \ 1077 gen_rtx_fmt_e (HIGH, (MODE), (ARG0)) 1078#define gen_rtx_LO_SUM(MODE, ARG0, ARG1) \ 1079 gen_rtx_fmt_ee (LO_SUM, (MODE), (ARG0), (ARG1)) 1080#define gen_rtx_VEC_MERGE(MODE, ARG0, ARG1, ARG2) \ 1081 gen_rtx_fmt_eee (VEC_MERGE, (MODE), (ARG0), (ARG1), (ARG2)) 1082#define gen_rtx_VEC_SELECT(MODE, ARG0, ARG1) \ 1083 gen_rtx_fmt_ee (VEC_SELECT, (MODE), (ARG0), (ARG1)) 1084#define gen_rtx_VEC_CONCAT(MODE, ARG0, ARG1) \ 1085 gen_rtx_fmt_ee (VEC_CONCAT, (MODE), (ARG0), (ARG1)) 1086#define gen_rtx_VEC_DUPLICATE(MODE, ARG0) \ 1087 gen_rtx_fmt_e (VEC_DUPLICATE, (MODE), (ARG0)) 1088#define gen_rtx_SS_PLUS(MODE, ARG0, ARG1) \ 1089 gen_rtx_fmt_ee (SS_PLUS, (MODE), (ARG0), (ARG1)) 1090#define gen_rtx_US_PLUS(MODE, ARG0, ARG1) \ 1091 gen_rtx_fmt_ee (US_PLUS, (MODE), (ARG0), (ARG1)) 1092#define gen_rtx_SS_MINUS(MODE, ARG0, ARG1) \ 1093 gen_rtx_fmt_ee (SS_MINUS, (MODE), (ARG0), (ARG1)) 1094#define gen_rtx_SS_NEG(MODE, ARG0) \ 1095 gen_rtx_fmt_e (SS_NEG, (MODE), (ARG0)) 1096#define gen_rtx_US_NEG(MODE, ARG0) \ 1097 gen_rtx_fmt_e (US_NEG, (MODE), (ARG0)) 1098#define gen_rtx_SS_ABS(MODE, ARG0) \ 1099 gen_rtx_fmt_e (SS_ABS, (MODE), (ARG0)) 1100#define gen_rtx_SS_ASHIFT(MODE, ARG0, ARG1) \ 1101 gen_rtx_fmt_ee (SS_ASHIFT, (MODE), (ARG0), (ARG1)) 1102#define gen_rtx_US_ASHIFT(MODE, ARG0, ARG1) \ 1103 gen_rtx_fmt_ee (US_ASHIFT, (MODE), (ARG0), (ARG1)) 1104#define gen_rtx_US_MINUS(MODE, ARG0, ARG1) \ 1105 gen_rtx_fmt_ee (US_MINUS, (MODE), (ARG0), (ARG1)) 1106#define gen_rtx_SS_TRUNCATE(MODE, ARG0) \ 1107 gen_rtx_fmt_e (SS_TRUNCATE, (MODE), (ARG0)) 1108#define gen_rtx_US_TRUNCATE(MODE, ARG0) \ 1109 gen_rtx_fmt_e (US_TRUNCATE, (MODE), (ARG0)) 1110#define gen_rtx_FMA(MODE, ARG0, ARG1, ARG2) \ 1111 gen_rtx_fmt_eee (FMA, (MODE), (ARG0), (ARG1), (ARG2)) 1112#define gen_rtx_VAR_LOCATION(MODE, ARG0, ARG1, ARG2) \ 1113 gen_rtx_fmt_tei (VAR_LOCATION, (MODE), (ARG0), (ARG1), (ARG2)) 1114#define gen_rtx_DEBUG_IMPLICIT_PTR(MODE, ARG0) \ 1115 gen_rtx_fmt_t (DEBUG_IMPLICIT_PTR, (MODE), (ARG0)) 1116#define gen_rtx_MATCH_OPERAND(MODE, ARG0, ARG1, ARG2) \ 1117 gen_rtx_fmt_iss (MATCH_OPERAND, (MODE), (ARG0), (ARG1), (ARG2)) 1118#define gen_rtx_MATCH_SCRATCH(MODE, ARG0, ARG1) \ 1119 gen_rtx_fmt_is (MATCH_SCRATCH, (MODE), (ARG0), (ARG1)) 1120#define gen_rtx_MATCH_OPERATOR(MODE, ARG0, ARG1, ARG2) \ 1121 gen_rtx_fmt_isE (MATCH_OPERATOR, (MODE), (ARG0), (ARG1), (ARG2)) 1122#define gen_rtx_MATCH_PARALLEL(MODE, ARG0, ARG1, ARG2) \ 1123 gen_rtx_fmt_isE (MATCH_PARALLEL, (MODE), (ARG0), (ARG1), (ARG2)) 1124#define gen_rtx_MATCH_DUP(MODE, ARG0) \ 1125 gen_rtx_fmt_i (MATCH_DUP, (MODE), (ARG0)) 1126#define gen_rtx_MATCH_OP_DUP(MODE, ARG0, ARG1) \ 1127 gen_rtx_fmt_iE (MATCH_OP_DUP, (MODE), (ARG0), (ARG1)) 1128#define gen_rtx_MATCH_PAR_DUP(MODE, ARG0, ARG1) \ 1129 gen_rtx_fmt_iE (MATCH_PAR_DUP, (MODE), (ARG0), (ARG1)) 1130#define gen_rtx_MATCH_CODE(MODE, ARG0, ARG1) \ 1131 gen_rtx_fmt_ss (MATCH_CODE, (MODE), (ARG0), (ARG1)) 1132#define gen_rtx_MATCH_TEST(MODE, ARG0) \ 1133 gen_rtx_fmt_s (MATCH_TEST, (MODE), (ARG0)) 1134#define gen_rtx_DEFINE_EXPAND(MODE, ARG0, ARG1, ARG2, ARG3) \ 1135 gen_rtx_fmt_sEss (DEFINE_EXPAND, (MODE), (ARG0), (ARG1), (ARG2), (ARG3)) 1136#define gen_rtx_DEFINE_DELAY(MODE, ARG0, ARG1) \ 1137 gen_rtx_fmt_eE (DEFINE_DELAY, (MODE), (ARG0), (ARG1)) 1138#define gen_rtx_DEFINE_COND_EXEC(MODE, ARG0, ARG1, ARG2) \ 1139 gen_rtx_fmt_Ess (DEFINE_COND_EXEC, (MODE), (ARG0), (ARG1), (ARG2)) 1140#define gen_rtx_DEFINE_PREDICATE(MODE, ARG0, ARG1, ARG2) \ 1141 gen_rtx_fmt_ses (DEFINE_PREDICATE, (MODE), (ARG0), (ARG1), (ARG2)) 1142#define gen_rtx_DEFINE_SPECIAL_PREDICATE(MODE, ARG0, ARG1, ARG2) \ 1143 gen_rtx_fmt_ses (DEFINE_SPECIAL_PREDICATE, (MODE), (ARG0), (ARG1), (ARG2)) 1144#define gen_rtx_DEFINE_REGISTER_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \ 1145 gen_rtx_fmt_sss (DEFINE_REGISTER_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2)) 1146#define gen_rtx_DEFINE_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \ 1147 gen_rtx_fmt_sse (DEFINE_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2)) 1148#define gen_rtx_DEFINE_MEMORY_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \ 1149 gen_rtx_fmt_sse (DEFINE_MEMORY_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2)) 1150#define gen_rtx_DEFINE_ADDRESS_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \ 1151 gen_rtx_fmt_sse (DEFINE_ADDRESS_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2)) 1152#define gen_rtx_EXCLUSION_SET(MODE, ARG0, ARG1) \ 1153 gen_rtx_fmt_ss (EXCLUSION_SET, (MODE), (ARG0), (ARG1)) 1154#define gen_rtx_PRESENCE_SET(MODE, ARG0, ARG1) \ 1155 gen_rtx_fmt_ss (PRESENCE_SET, (MODE), (ARG0), (ARG1)) 1156#define gen_rtx_FINAL_PRESENCE_SET(MODE, ARG0, ARG1) \ 1157 gen_rtx_fmt_ss (FINAL_PRESENCE_SET, (MODE), (ARG0), (ARG1)) 1158#define gen_rtx_ABSENCE_SET(MODE, ARG0, ARG1) \ 1159 gen_rtx_fmt_ss (ABSENCE_SET, (MODE), (ARG0), (ARG1)) 1160#define gen_rtx_FINAL_ABSENCE_SET(MODE, ARG0, ARG1) \ 1161 gen_rtx_fmt_ss (FINAL_ABSENCE_SET, (MODE), (ARG0), (ARG1)) 1162#define gen_rtx_DEFINE_AUTOMATON(MODE, ARG0) \ 1163 gen_rtx_fmt_s (DEFINE_AUTOMATON, (MODE), (ARG0)) 1164#define gen_rtx_AUTOMATA_OPTION(MODE, ARG0) \ 1165 gen_rtx_fmt_s (AUTOMATA_OPTION, (MODE), (ARG0)) 1166#define gen_rtx_DEFINE_RESERVATION(MODE, ARG0, ARG1) \ 1167 gen_rtx_fmt_ss (DEFINE_RESERVATION, (MODE), (ARG0), (ARG1)) 1168#define gen_rtx_DEFINE_INSN_RESERVATION(MODE, ARG0, ARG1, ARG2, ARG3) \ 1169 gen_rtx_fmt_sies (DEFINE_INSN_RESERVATION, (MODE), (ARG0), (ARG1), (ARG2), (ARG3)) 1170#define gen_rtx_DEFINE_ATTR(MODE, ARG0, ARG1, ARG2) \ 1171 gen_rtx_fmt_sse (DEFINE_ATTR, (MODE), (ARG0), (ARG1), (ARG2)) 1172#define gen_rtx_DEFINE_ENUM_ATTR(MODE, ARG0, ARG1, ARG2) \ 1173 gen_rtx_fmt_sse (DEFINE_ENUM_ATTR, (MODE), (ARG0), (ARG1), (ARG2)) 1174#define gen_rtx_ATTR(MODE, ARG0) \ 1175 gen_rtx_fmt_s (ATTR, (MODE), (ARG0)) 1176#define gen_rtx_SET_ATTR(MODE, ARG0, ARG1) \ 1177 gen_rtx_fmt_ss (SET_ATTR, (MODE), (ARG0), (ARG1)) 1178#define gen_rtx_SET_ATTR_ALTERNATIVE(MODE, ARG0, ARG1) \ 1179 gen_rtx_fmt_sE (SET_ATTR_ALTERNATIVE, (MODE), (ARG0), (ARG1)) 1180#define gen_rtx_EQ_ATTR(MODE, ARG0, ARG1) \ 1181 gen_rtx_fmt_ss (EQ_ATTR, (MODE), (ARG0), (ARG1)) 1182#define gen_rtx_EQ_ATTR_ALT(MODE, ARG0, ARG1) \ 1183 gen_rtx_fmt_ii (EQ_ATTR_ALT, (MODE), (ARG0), (ARG1)) 1184#define gen_rtx_ATTR_FLAG(MODE, ARG0) \ 1185 gen_rtx_fmt_s (ATTR_FLAG, (MODE), (ARG0)) 1186#define gen_rtx_COND(MODE, ARG0, ARG1) \ 1187 gen_rtx_fmt_Ee (COND, (MODE), (ARG0), (ARG1)) 1188 1189#endif /* GCC_GENRTL_H */ 1190