Searched refs:UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT (Results 1 - 13 of 13) sorted by relevance

/openbsd-current/sys/dev/pci/drm/amd/include/asic_reg/uvd/
H A Duvd_4_0_sh_mask.h689 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x00000003 macro
H A Duvd_4_2_sh_mask.h578 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Duvd_5_0_sh_mask.h610 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Duvd_6_0_sh_mask.h612 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Duvd_7_0_sh_mask.h670 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Duvd_3_1_sh_mask.h572 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
/openbsd-current/sys/dev/pci/drm/amd/include/asic_reg/vcn/
H A Dvcn_1_0_sh_mask.h1194 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Dvcn_2_0_0_sh_mask.h2794 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Dvcn_2_6_0_sh_mask.h3461 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Dvcn_2_5_sh_mask.h1801 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Dvcn_3_0_0_sh_mask.h2520 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Dvcn_4_0_0_sh_mask.h3722 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
H A Dvcn_4_0_3_sh_mask.h3757 #define UVD_SOFT_RESET__VCPU_SOFT_RESET__SHIFT 0x3 macro
[all...]

Completed in 579 milliseconds