/netgear-R7000-V1.0.7.12_1.2.5/components/opensource/linux/linux-2.6.36/arch/sh/kernel/cpu/sh4/ |
H A D | setup-sh4-202.c | 148 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator in enum:__anon10252 154 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460), 163 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
|
H A D | setup-sh7750.c | 259 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator in enum:__anon10253 268 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460), 280 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
|
H A D | setup-sh7760.c | 37 TMU0, TMU1, TMU2, enumerator in enum:__anon10254 74 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460), 105 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
|
/netgear-R7000-V1.0.7.12_1.2.5/components/opensource/linux/linux-2.6.36/arch/sh/kernel/cpu/sh3/ |
H A D | setup-sh7705.c | 29 TMU0, TMU1, TMU2, enumerator in enum:__anon10248 48 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460), 56 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
|
H A D | setup-sh770x.c | 31 TMU0, TMU1, TMU2, enumerator in enum:__anon10249 37 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460), 66 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
|
H A D | setup-sh7710.c | 28 TMU0, TMU1, TMU2, enumerator in enum:__anon10250 51 INTC_VECT(TMU2, 0x440), 59 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
|
H A D | setup-sh7720.c | 398 TMU0, TMU1, TMU2, RTC, enumerator in enum:__anon10251 414 INTC_VECT(TMU2, 0x440), INTC_VECT(RTC, 0x480), 442 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
|
/netgear-R7000-V1.0.7.12_1.2.5/components/opensource/linux/linux-2.6.36/arch/sh/kernel/cpu/sh4a/ |
H A D | setup-sh7343.c | 381 TMU0, TMU1, TMU2, enumerator in enum:__anon10284 420 INTC_VECT(TMU2, 0x440), 446 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } }, 467 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
|
H A D | setup-sh7366.c | 337 TMU0, TMU1, TMU2, enumerator in enum:__anon10285 372 INTC_VECT(TMU2, 0x440), 397 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } }, 418 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
|
H A D | setup-sh7722.c | 631 TMU0, TMU1, TMU2, enumerator in enum:__anon10286 667 INTC_VECT(TMU2, 0x440), INTC_VECT(IRDA, 0x480), 693 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } }, 714 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
|
H A D | setup-sh7757.c | 170 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon10290 226 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0), 295 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI), 380 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },
|
H A D | setup-sh7763.c | 348 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon10291 365 INTC_VECT(TMU1, 0x5a0), INTC_VECT(TMU2, 0x5c0), 405 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI), 424 TMU2, TMU2_TICPI } },
|
H A D | setup-sh7770.c | 481 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon10292 505 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2_TICPI, 0x460), 552 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5, 589 { TMU1, TMU2, TMU2_TICPI, TMU3 } },
|
H A D | setup-sh7780.c | 410 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon10293 425 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0), 457 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI), 471 TMU2, TMU2_TICPI } },
|
H A D | setup-sh7785.c | 466 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator in enum:__anon10294 484 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0), 523 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI), 552 TMU2, TMU2_TICPI } },
|
H A D | setup-shx3.c | 271 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator in enum:__anon10296 299 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU3, 0x460), 366 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, } }, 386 TMU3, TMU2, TMU1, TMU0 } },
|
H A D | setup-sh7786.c | 679 TMU2, TMU3, enumerator in enum:__anon10295 716 INTC_VECT(TMU2, 0x7a0), INTC_VECT(TMU3, 0x7c0), 791 TMU2, TMU3, 0, }, INTC_SMP_BALANCING(INT2DISTCR1) }, 828 { 0xfe410820, 0, 32, 8, /* INT2PRI8 */ { SCIF1, TMU2, TMU3, 0 } },
|