| /netbsd-current/external/gpl3/gdb.old/dist/gas/testsuite/gas/arm/ |
| H A D | i8mm.s | 1 vusmmla.s8 q10, q5, q0
3 vsmmla.s8 q10, q5, q0
5 vusdot.s8 q10, q5, q0
8 vusdot.s8 q10, q5, d0[0]
9 vusdot.s8 q10, q5, d0[1]
11 vusdot.s8 d10, d5, d0
12 vusdot.s8 d10, d5, d0[0]
13 vusdot.s8 d10, d5, d0[1]
18 vusmmla q10.s8, q5.s8, q
[all...] |
| H A D | mve-vqdmulh-bad.s | 18 vqdmulh.s8 q0, q1, sp
19 vqdmulh.s8 q0, q1, pc
20 vqrdmulh.s8 q0, q1, sp
21 vqrdmulh.s8 q0, q1, pc
27 vqdmulheq.s8 q0, q1, q2
28 vqdmulheq.s8 q0, q1, q2
30 vqdmulheq.s8 q0, q1, q2
31 vqdmulht.s8 q0, q1, q2
33 vqdmulh.s8 q0, q1, q2
35 vqrdmulheq.s8 q
[all...] |
| H A D | mve-vhcadd-bad.s | 4 vhcadd.s8 q0, q1, q2, #90
13 vhcadd.s8 q0, q1, q2, #0
14 vhcadd.s8 q0, q1, q2, #180
17 vhcaddeq.s8 q0, q1, q2, #90
18 vhcaddeq.s8 q0, q1, q2, #90
20 vhcaddeq.s8 q0, q1, q2, #90
21 vhcaddt.s8 q0, q1, q2, #90
23 vhcadd.s8 q0, q1, q2, #90
|
| H A D | mve-vhadd-vhsub-vrhadd-bad.s | 4 \op\().s8 q0, q1, \lastreg
20 vhadd.s8 q0, q1, sp
21 vhadd.s8 q0, q1, pc
22 vhsub.s8 q0, q1, sp
23 vhsub.s8 q0, q1, pc
24 vrhadd.s8 q0, q1, r2
31 vhaddeq.s8 q0, q1, r2
32 vhaddeq.s8 q0, q1, r2
34 vhaddeq.s8 q0, q1, r2
35 vhaddt.s8 q
[all...] |
| H A D | mve-vmaxa-vmina-bad.s | 4 \op\().s8 q0, q1
19 vmaxaeq.s8 q0, q1
20 vmaxaeq.s8 q0, q1
22 vmaxaeq.s8 q0, q1
23 vmaxat.s8 q0, q1
25 vmaxa.s8 q0, q1
27 vminaeq.s8 q0, q1
28 vminaeq.s8 q0, q1
30 vminaeq.s8 q0, q1
31 vminat.s8 q
[all...] |
| H A D | dotprod-mandatory-ext.d | 82 .*: fc220d00 vsdot.s8 d0, d2, d0
83 .*: fe220d00 vsdot.s8 d0, d2, d0\[0\]
84 .*: fc220d08 vsdot.s8 d0, d2, d8
85 .*: fe220d08 vsdot.s8 d0, d2, d8\[0\]
86 .*: fc220d0f vsdot.s8 d0, d2, d15
87 .*: fe220d0f vsdot.s8 d0, d2, d15\[0\]
88 .*: fc2f0d00 vsdot.s8 d0, d15, d0
89 .*: fe2f0d00 vsdot.s8 d0, d15, d0\[0\]
90 .*: fc2f0d08 vsdot.s8 d0, d15, d8
91 .*: fe2f0d08 vsdot.s8 d
[all...] |
| H A D | dotprod-mandatory.d | 82 .*: fc220d00 vsdot.s8 d0, d2, d0
83 .*: fe220d00 vsdot.s8 d0, d2, d0\[0\]
84 .*: fc220d08 vsdot.s8 d0, d2, d8
85 .*: fe220d08 vsdot.s8 d0, d2, d8\[0\]
86 .*: fc220d0f vsdot.s8 d0, d2, d15
87 .*: fe220d0f vsdot.s8 d0, d2, d15\[0\]
88 .*: fc2f0d00 vsdot.s8 d0, d15, d0
89 .*: fe2f0d00 vsdot.s8 d0, d15, d0\[0\]
90 .*: fc2f0d08 vsdot.s8 d0, d15, d8
91 .*: fe2f0d08 vsdot.s8 d
[all...] |
| H A D | dotprod.d | 82 .*: fc220d00 vsdot.s8 d0, d2, d0
83 .*: fe220d00 vsdot.s8 d0, d2, d0\[0\]
84 .*: fc220d08 vsdot.s8 d0, d2, d8
85 .*: fe220d08 vsdot.s8 d0, d2, d8\[0\]
86 .*: fc220d0f vsdot.s8 d0, d2, d15
87 .*: fe220d0f vsdot.s8 d0, d2, d15\[0\]
88 .*: fc2f0d00 vsdot.s8 d0, d15, d0
89 .*: fe2f0d00 vsdot.s8 d0, d15, d0\[0\]
90 .*: fc2f0d08 vsdot.s8 d0, d15, d8
91 .*: fe2f0d08 vsdot.s8 d
[all...] |
| H A D | mve-vshll-bad.s | 25 vshllteq.s8 q0, q1, #1
26 vshllteq.s8 q0, q1, #1
28 vshllteq.s8 q0, q1, #1
29 vshlltt.s8 q0, q1, #1
31 vshllt.s8 q0, q1, #1
33 vshllbeq.s8 q0, q1, #1
34 vshllbeq.s8 q0, q1, #1
36 vshllbeq.s8 q0, q1, #1
37 vshllbt.s8 q0, q1, #1
39 vshllb.s8 q
[all...] |
| H A D | i8mm.d | 11 *[0-9a-f]+: fcea4c40 vusmmla\.s8 q10, q5, q0
13 *[0-9a-f]+: fc6a4c40 vsmmla\.s8 q10, q5, q0
14 *[0-9a-f]+: fcea4d40 vusdot\.s8 q10, q5, q0
17 *[0-9a-f]+: feca4d40 vusdot\.s8 q10, q5, d0\[0\]
18 *[0-9a-f]+: feca4d60 vusdot\.s8 q10, q5, d0\[1\]
19 *[0-9a-f]+: fca5ad00 vusdot\.s8 d10, d5, d0
20 *[0-9a-f]+: fe85ad00 vusdot\.s8 d10, d5, d0\[0\]
21 *[0-9a-f]+: fe85ad20 vusdot\.s8 d10, d5, d0\[1\]
24 *[0-9a-f]+: fcea4c40 vusmmla\.s8 q10, q5, q0
26 *[0-9a-f]+: fc6a4c40 vsmmla\.s8 q1
[all...] |
| H A D | mve-vqabsneg.s | 3 vqabs.s8 q0, q1
4 vqabs.s8 q7, q7
9 vqneg.s8 q0, q1
10 vqneg.s8 q7, q7
16 vqabst.s8 q0, q1
|
| H A D | mve-vcls.d | 8 [^>]*> ffb0 0440 vcls.s8 q0, q0
9 [^>]*> ffb0 0442 vcls.s8 q0, q1
10 [^>]*> ffb0 0444 vcls.s8 q0, q2
11 [^>]*> ffb0 0448 vcls.s8 q0, q4
12 [^>]*> ffb0 044e vcls.s8 q0, q7
13 [^>]*> ffb0 2440 vcls.s8 q1, q0
14 [^>]*> ffb0 2442 vcls.s8 q1, q1
15 [^>]*> ffb0 2444 vcls.s8 q1, q2
16 [^>]*> ffb0 2448 vcls.s8 q1, q4
17 [^>]*> ffb0 244e vcls.s8 q
[all...] |
| H A D | dotprod-thumb2.d | 82 .*: fc22 0d00 vsdot.s8 d0, d2, d0
83 .*: fe22 0d00 vsdot.s8 d0, d2, d0\[0\]
84 .*: fc22 0d08 vsdot.s8 d0, d2, d8
85 .*: fe22 0d08 vsdot.s8 d0, d2, d8\[0\]
86 .*: fc22 0d0f vsdot.s8 d0, d2, d15
87 .*: fe22 0d0f vsdot.s8 d0, d2, d15\[0\]
88 .*: fc2f 0d00 vsdot.s8 d0, d15, d0
89 .*: fe2f 0d00 vsdot.s8 d0, d15, d0\[0\]
90 .*: fc2f 0d08 vsdot.s8 d0, d15, d8
91 .*: fe2f 0d08 vsdot.s8 d
[all...] |
| H A D | mve-vcls.s | 3 .irp data, s8, s16, s32
12 vclst.s8 q0, q1
15 vclse.s8 q2, q1
|
| H A D | mve-vhadd-vhsub-vrhadd-bad.l | 16 [^:]*:24: Error: garbage following instruction -- `vrhadd.s8 q0,q1,r2'
47 [^:]*:31: Error: syntax error -- `vhaddeq.s8 q0,q1,r2'
48 [^:]*:32: Error: syntax error -- `vhaddeq.s8 q0,q1,r2'
49 [^:]*:34: Error: syntax error -- `vhaddeq.s8 q0,q1,r2'
50 [^:]*:35: Error: vector predicated instruction should be in VPT/VPST block -- `vhaddt.s8 q0,q1,r2'
51 [^:]*:37: Error: instruction missing MVE vector predication code -- `vhadd.s8 q0,q1,r2'
52 [^:]*:39: Error: syntax error -- `vhaddeq.s8 q0,q1,q2'
53 [^:]*:40: Error: syntax error -- `vhaddeq.s8 q0,q1,q2'
54 [^:]*:42: Error: syntax error -- `vhaddeq.s8 q0,q1,q2'
55 [^:]*:43: Error: vector predicated instruction should be in VPT/VPST block -- `vhaddt.s8 q
[all...] |
| H A D | mve-vmaxa-vmina.d | 8 [^>]*> ee33 0e81 vmaxa.s8 q0, q0
9 [^>]*> ee33 1e81 vmina.s8 q0, q0
10 [^>]*> ee33 0e83 vmaxa.s8 q0, q1
11 [^>]*> ee33 1e83 vmina.s8 q0, q1
12 [^>]*> ee33 0e85 vmaxa.s8 q0, q2
13 [^>]*> ee33 1e85 vmina.s8 q0, q2
14 [^>]*> ee33 0e89 vmaxa.s8 q0, q4
15 [^>]*> ee33 1e89 vmina.s8 q0, q4
16 [^>]*> ee33 0e8f vmaxa.s8 q0, q7
17 [^>]*> ee33 1e8f vmina.s8 q
[all...] |
| H A D | mve-vqdmladh.d | 8 [^>]*> ee00 0e00 vqdmladh.s8 q0, q0, q0
9 [^>]*> ee00 1e00 vqdmladhx.s8 q0, q0, q0
10 [^>]*> ee00 0e01 vqrdmladh.s8 q0, q0, q0
11 [^>]*> ee00 1e01 vqrdmladhx.s8 q0, q0, q0
12 [^>]*> ee00 0e02 vqdmladh.s8 q0, q0, q1
13 [^>]*> ee00 1e02 vqdmladhx.s8 q0, q0, q1
14 [^>]*> ee00 0e03 vqrdmladh.s8 q0, q0, q1
15 [^>]*> ee00 1e03 vqrdmladhx.s8 q0, q0, q1
16 [^>]*> ee00 0e04 vqdmladh.s8 q0, q0, q2
17 [^>]*> ee00 1e04 vqdmladhx.s8 q
[all...] |
| H A D | mve-vqdmlsdh.d | 8 [^>]*> fe00 0e00 vqdmlsdh.s8 q0, q0, q0
9 [^>]*> fe00 1e00 vqdmlsdhx.s8 q0, q0, q0
10 [^>]*> fe00 0e01 vqrdmlsdh.s8 q0, q0, q0
11 [^>]*> fe00 1e01 vqrdmlsdhx.s8 q0, q0, q0
12 [^>]*> fe00 0e02 vqdmlsdh.s8 q0, q0, q1
13 [^>]*> fe00 1e02 vqdmlsdhx.s8 q0, q0, q1
14 [^>]*> fe00 0e03 vqrdmlsdh.s8 q0, q0, q1
15 [^>]*> fe00 1e03 vqrdmlsdhx.s8 q0, q0, q1
16 [^>]*> fe00 0e04 vqdmlsdh.s8 q0, q0, q2
17 [^>]*> fe00 1e04 vqdmlsdhx.s8 q
[all...] |
| H A D | mve-vaddsub-it-bad.s | 10 vaddl.s8 q0, d1, d2
11 vsubl.s8 q0, d1, d2
|
| H A D | mve-vhcadd.d | 8 [^>]*> ee00 0f00 vhcadd.s8 q0, q0, q0, #90
9 [^>]*> ee00 1f00 vhcadd.s8 q0, q0, q0, #270
10 [^>]*> ee00 0f02 vhcadd.s8 q0, q0, q1, #90
11 [^>]*> ee00 1f02 vhcadd.s8 q0, q0, q1, #270
12 [^>]*> ee00 0f04 vhcadd.s8 q0, q0, q2, #90
13 [^>]*> ee00 1f04 vhcadd.s8 q0, q0, q2, #270
14 [^>]*> ee00 0f08 vhcadd.s8 q0, q0, q4, #90
15 [^>]*> ee00 1f08 vhcadd.s8 q0, q0, q4, #270
16 [^>]*> ee00 0f0e vhcadd.s8 q0, q0, q7, #90
17 [^>]*> ee00 1f0e vhcadd.s8 q
[all...] |
| H A D | dotprod-illegal.l | 2 [^:]*:4: Error: bad type in SIMD instruction -- `vudot.s8 d0,d2,d5'
8 [^:]*:13: Error: scalar out of range for multiply instruction -- `vsdot.s8 q13,q14,d22\[1\]'
10 [^:]*:16: Error: scalar out of range for multiply instruction -- `vsdot.s8 q14,q7,d15\[3\]'
|
| H A D | mve-vhcadd-bad.l | 5 [^:]*:13: Error: immediate out of range -- `vhcadd.s8 q0,q1,q2,#0'
6 [^:]*:14: Error: immediate out of range -- `vhcadd.s8 q0,q1,q2,#180'
13 [^:]*:17: Error: syntax error -- `vhcaddeq.s8 q0,q1,q2,#90'
14 [^:]*:18: Error: syntax error -- `vhcaddeq.s8 q0,q1,q2,#90'
15 [^:]*:20: Error: syntax error -- `vhcaddeq.s8 q0,q1,q2,#90'
16 [^:]*:21: Error: vector predicated instruction should be in VPT/VPST block -- `vhcaddt.s8 q0,q1,q2,#90'
17 [^:]*:23: Error: instruction missing MVE vector predication code -- `vhcadd.s8 q0,q1,q2,#90'
|
| /netbsd-current/external/gpl3/gdb.old/dist/gas/testsuite/gas/mips/ |
| H A D | micromips@fix-rm7000-2.d | 11 0+0006 <[^>]*> lb a0,0\(s8\)
13 0+000e <[^>]*> lbu a3,0\(s8\)
16 0+0018 <[^>]*> addiu a0,s8,0
19 0+0022 <[^>]*> lh a3,0\(s8\)
21 0+002a <[^>]*> lhu a0,0\(s8\)
23 0+0032 <[^>]*> ll a3,0\(s8\)
25 0+003a <[^>]*> lld a0,0\(s8\)
27 0+0042 <[^>]*> lw a0,0\(s8\)
29 0+004a <[^>]*> lwr a3,0\(s8\)
|
| H A D | fix-rm7000-2.d | 14 0+0014 <[^>]*> lb a0,0\(s8\)
19 0+0028 <[^>]*> lbu a3,0\(s8\)
22 0+0034 <[^>]*> addiu a0,s8,0
28 0+004c <[^>]*> lh a3,0\(s8\)
33 0+0060 <[^>]*> lhu a0,0\(s8\)
38 0+0074 <[^>]*> ll a3,0\(s8\)
43 0+0088 <[^>]*> lld a0,0\(s8\)
48 0+009c <[^>]*> lw a0,0\(s8\)
53 0+00b0 <[^>]*> lwr a3,0\(s8\)
|
| H A D | fix-rm7000-1.d | 15 0+0014 <[^>]*> ld a3,0\(s8\)
16 0+0018 <[^>]*> ld a0,0\(s8\)
22 0+0030 <[^>]*> ld a0,0\(s8\)
|