Searched refs:pcie_base (Results 1 - 8 of 8) sorted by relevance

/linux-master/drivers/net/wwan/t7xx/
H A Dt7xx_dpmaif.c42 iowrite32(DPMAIF_AP_ALL_L2TISAR0_MASK, hw_info->pcie_base + DPMAIF_AP_L2TISAR0);
45 iowrite32(ul_intr_enable, hw_info->pcie_base + DPMAIF_AO_UL_AP_L2TIMCR0);
46 iowrite32(~ul_intr_enable, hw_info->pcie_base + DPMAIF_AO_UL_AP_L2TIMSR0);
49 ret = ioread32_poll_timeout_atomic(hw_info->pcie_base + DPMAIF_AO_UL_AP_L2TIMR0,
60 iowrite32(DPMAIF_AP_APDL_ALL_L2TISAR0_MASK, hw_info->pcie_base + DPMAIF_AP_APDL_L2TISAR0);
63 iowrite32(~ul_intr_enable, hw_info->pcie_base + DPMAIF_AO_UL_APDL_L2TIMSR0);
64 ret = ioread32_poll_timeout_atomic(hw_info->pcie_base + DPMAIF_AO_UL_APDL_L2TIMR0,
71 iowrite32(DPMAIF_AP_IP_BUSY_MASK, hw_info->pcie_base + DPMAIF_AP_IP_BUSY);
73 hw_info->pcie_base + DPMAIF_AO_AP_DLUL_IP_BUSY_MASK);
74 value = ioread32(hw_info->pcie_base
[all...]
H A Dt7xx_dpmaif.h63 void __iomem *pcie_base; member in struct:dpmaif_hw_info
H A Dt7xx_hif_dpmaif.c554 dpmaif_ctrl->hw_info.pcie_base = t7xx_dev->base_addr.pcie_ext_reg_base -
/linux-master/arch/mips/pci/
H A Dpci-mt7620.c76 static void __iomem *pcie_base; variable
92 iowrite32(val, pcie_base + reg);
97 return ioread32(pcie_base + reg);
292 pcie_base = devm_platform_get_and_ioremap_resource(pdev, 1, NULL);
293 if (IS_ERR(pcie_base))
294 return PTR_ERR(pcie_base);
/linux-master/drivers/net/ethernet/mediatek/
H A Dmtk_wed.h47 u32 pcie_base; member in struct:mtk_wed_hw
H A Dmtk_wed.c1188 dev->hw->pcie_base | 0xc08);
1190 dev->hw->pcie_base | 0xc04);
1194 dev->hw->pcie_base | 0x180);
1196 dev->hw->pcie_base | 0x184);
2418 dev->hw->pcie_base = mtk_wed_get_pcie_base(dev);
/linux-master/drivers/pci/controller/
H A Dpcie-rcar-host.c56 static int rcar_pcie_wakeup(struct device *pcie_dev, void __iomem *pcie_base) argument
64 if (!pcie_base || pm_runtime_suspended(pcie_dev)) {
69 pmsr = readl(pcie_base + PMSR);
78 writel(L1IATN, pcie_base + PMCTLR);
79 ret = readl_poll_timeout_atomic(pcie_base + PMSR, val,
82 writel(L1FAEG | PMEL1RX, pcie_base + PMSR);
/linux-master/drivers/accel/habanalabs/goya/
H A Dgoya_coresight.c508 u32 pcie_base = 0; local
543 pcie_base = 0xA000000;
545 WREG32(base_reg + 0x700, pcie_base | 0xB00 | (input->id << 12));
546 WREG32(base_reg + 0x708, pcie_base | 0xA00 | (input->id << 12));
547 WREG32(base_reg + 0x70C, pcie_base | 0xC00 | (input->id << 12));

Completed in 230 milliseconds