H A D | cvmx-pcie.c | 102 * @param pcie_port PCIe port the IO is for 106 uint64_t cvmx_pcie_get_io_base_address(int pcie_port) argument 115 pcie_addr.io.port = pcie_port; 124 * @param pcie_port PCIe port the IO is for 128 uint64_t cvmx_pcie_get_io_size(int pcie_port) argument 138 * @param pcie_port PCIe port the IO is for 142 uint64_t cvmx_pcie_get_mem_base_address(int pcie_port) argument 149 pcie_addr.mem.subdid = 3 + pcie_port; 158 * @param pcie_port PCIe port the IO is for 162 uint64_t cvmx_pcie_get_mem_size(int pcie_port) argument 174 __cvmx_pcie_rc_initialize_config_space(int pcie_port) argument 362 __cvmx_pcie_rc_initialize_link_gen1(int pcie_port) argument 479 __cvmx_pcie_rc_initialize_gen1(int pcie_port) argument 846 __cvmx_pcie_rc_initialize_link_gen2(int pcie_port) argument 903 __cvmx_pcie_rc_initialize_gen2(int pcie_port) argument 1193 cvmx_pcie_rc_initialize(int pcie_port) argument 1215 cvmx_pcie_rc_shutdown(int pcie_port) argument 1263 __cvmx_pcie_build_config_addr(int pcie_port, int bus, int dev, int fn, int reg) argument 1299 cvmx_pcie_config_read8(int pcie_port, int bus, int dev, int fn, int reg) argument 1320 cvmx_pcie_config_read16(int pcie_port, int bus, int dev, int fn, int reg) argument 1341 cvmx_pcie_config_read32(int pcie_port, int bus, int dev, int fn, int reg) argument 1363 cvmx_pcie_config_write8(int pcie_port, int bus, int dev, int fn, int reg, uint8_t val) argument 1381 cvmx_pcie_config_write16(int pcie_port, int bus, int dev, int fn, int reg, uint16_t val) argument 1399 cvmx_pcie_config_write32(int pcie_port, int bus, int dev, int fn, int reg, uint32_t val) argument 1416 cvmx_pcie_cfgx_read(int pcie_port, uint32_t cfg_offset) argument 1447 cvmx_pcie_cfgx_write(int pcie_port, uint32_t cfg_offset, uint32_t val) argument 1475 cvmx_pcie_ep_initialize(int pcie_port) argument 1620 cvmx_pcie_wait_for_pending(int pcie_port) argument [all...] |