Searched refs:PA_BCR (Results 1 - 10 of 10) sorted by relevance

/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6.36/arch/sh/include/mach-common/mach/
H A Dhighlander.h9 #define PA_BCR 0xa4000000 /* FPGA */ macro
12 #define PA_IRLMSK (PA_BCR+0x0000) /* Interrupt Mask control */
13 #define PA_IRLMON (PA_BCR+0x0002) /* Interrupt Status control */
14 #define PA_IRLPRI1 (PA_BCR+0x0004) /* Interrupt Priorty 1 */
15 #define PA_IRLPRI2 (PA_BCR+0x0006) /* Interrupt Priorty 2 */
16 #define PA_IRLPRI3 (PA_BCR+0x0008) /* Interrupt Priorty 3 */
17 #define PA_IRLPRI4 (PA_BCR+0x000a) /* Interrupt Priorty 4 */
18 #define PA_RSTCTL (PA_BCR+0x000c) /* Reset Control */
19 #define PA_PCIBD (PA_BCR+0x000e) /* PCI Board detect control */
20 #define PA_PCICD (PA_BCR
76 #define PA_BCR macro
130 #define PA_BCR macro
[all...]
H A Dsystemh7751.h37 #define PA_BCR 0xbb000000 /* FPGA on the MS7751SE01 */ macro
58 #define BCR_ILCRA (PA_BCR + 0)
59 #define BCR_ILCRB (PA_BCR + 2)
60 #define BCR_ILCRC (PA_BCR + 4)
61 #define BCR_ILCRD (PA_BCR + 6)
62 #define BCR_ILCRE (PA_BCR + 8)
63 #define BCR_ILCRF (PA_BCR + 10)
64 #define BCR_ILCRG (PA_BCR + 12)
H A Dr2d.h14 #define PA_BCR 0xa4000000 /* FPGA */ macro
47 #define IRLCNTR1 (PA_BCR + 0) /* Interrupt Control Register1 */
/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6/arch/sh/include/mach-common/mach/
H A Dhighlander.h9 #define PA_BCR 0xa4000000 /* FPGA */ macro
12 #define PA_IRLMSK (PA_BCR+0x0000) /* Interrupt Mask control */
13 #define PA_IRLMON (PA_BCR+0x0002) /* Interrupt Status control */
14 #define PA_IRLPRI1 (PA_BCR+0x0004) /* Interrupt Priorty 1 */
15 #define PA_IRLPRI2 (PA_BCR+0x0006) /* Interrupt Priorty 2 */
16 #define PA_IRLPRI3 (PA_BCR+0x0008) /* Interrupt Priorty 3 */
17 #define PA_IRLPRI4 (PA_BCR+0x000a) /* Interrupt Priorty 4 */
18 #define PA_RSTCTL (PA_BCR+0x000c) /* Reset Control */
19 #define PA_PCIBD (PA_BCR+0x000e) /* PCI Board detect control */
20 #define PA_PCICD (PA_BCR
76 #define PA_BCR macro
130 #define PA_BCR macro
[all...]
H A Dsystemh7751.h37 #define PA_BCR 0xbb000000 /* FPGA on the MS7751SE01 */ macro
58 #define BCR_ILCRA (PA_BCR + 0)
59 #define BCR_ILCRB (PA_BCR + 2)
60 #define BCR_ILCRC (PA_BCR + 4)
61 #define BCR_ILCRD (PA_BCR + 6)
62 #define BCR_ILCRE (PA_BCR + 8)
63 #define BCR_ILCRF (PA_BCR + 10)
64 #define BCR_ILCRG (PA_BCR + 12)
H A Dr2d.h14 #define PA_BCR 0xa4000000 /* FPGA */ macro
47 #define IRLCNTR1 (PA_BCR + 0) /* Interrupt Control Register1 */
/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6.36/arch/sh/include/mach-se/mach/
H A Dse7751.h37 #define PA_BCR 0xbb000000 /* FPGA on the MS7751SE01 */ macro
58 #define BCR_ILCRA (PA_BCR + 0)
59 #define BCR_ILCRB (PA_BCR + 2)
60 #define BCR_ILCRC (PA_BCR + 4)
61 #define BCR_ILCRD (PA_BCR + 6)
62 #define BCR_ILCRE (PA_BCR + 8)
63 #define BCR_ILCRF (PA_BCR + 10)
64 #define BCR_ILCRG (PA_BCR + 12)
H A Dse.h40 #define PA_BCR 0xb0e00000 macro
42 #define PA_BCR 0xb1400000 /* FPGA */ macro
63 #define BCR_ILCRA (PA_BCR + 0)
64 #define BCR_ILCRB (PA_BCR + 2)
65 #define BCR_ILCRC (PA_BCR + 4)
66 #define BCR_ILCRD (PA_BCR + 6)
67 #define BCR_ILCRE (PA_BCR + 8)
68 #define BCR_ILCRF (PA_BCR + 10)
69 #define BCR_ILCRG (PA_BCR + 12)
/asuswrt-rt-n18u-9.0.0.4.380.2695/release/src-rt-6.x.4708/linux/linux-2.6/arch/sh/include/mach-se/mach/
H A Dse7751.h37 #define PA_BCR 0xbb000000 /* FPGA on the MS7751SE01 */ macro
58 #define BCR_ILCRA (PA_BCR + 0)
59 #define BCR_ILCRB (PA_BCR + 2)
60 #define BCR_ILCRC (PA_BCR + 4)
61 #define BCR_ILCRD (PA_BCR + 6)
62 #define BCR_ILCRE (PA_BCR + 8)
63 #define BCR_ILCRF (PA_BCR + 10)
64 #define BCR_ILCRG (PA_BCR + 12)
H A Dse.h40 #define PA_BCR 0xb0e00000 macro
42 #define PA_BCR 0xb1400000 /* FPGA */ macro
63 #define BCR_ILCRA (PA_BCR + 0)
64 #define BCR_ILCRB (PA_BCR + 2)
65 #define BCR_ILCRC (PA_BCR + 4)
66 #define BCR_ILCRD (PA_BCR + 6)
67 #define BCR_ILCRE (PA_BCR + 8)
68 #define BCR_ILCRF (PA_BCR + 10)
69 #define BCR_ILCRG (PA_BCR + 12)

Completed in 73 milliseconds