Lines Matching refs:IFX_REG_W32_MASK
171 IFX_REG_W32_MASK(0, 1, MBOX_IGU1_IER);
182 IFX_REG_W32_MASK(1 | (1 << 17), 0, MBOX_IGU1_IER);
260 IFX_REG_W32_MASK(0, 1, MBOX_IGU1_ISRC);
264 IFX_REG_W32_MASK(0, 1, MBOX_IGU1_IER);
294 IFX_REG_W32_MASK(0, 1 << 17, MBOX_IGU1_ISRC);
295 IFX_REG_W32_MASK(0, 1 << 17, MBOX_IGU1_IER);
455 IFX_REG_W32_MASK(1 << 17, 0, MBOX_IGU1_IER);
551 IFX_REG_W32_MASK(1, 0, MBOX_IGU1_IER);
564 IFX_REG_W32_MASK(1 << 16, 0, MBOX_IGU1_IER);
568 IFX_REG_W32_MASK(1 << 17, 0, MBOX_IGU1_IER);
605 IFX_REG_W32_MASK(0, 16, MBOX_IGU1_ISRC);
608 IFX_REG_W32_MASK(0, 1 << 16, MBOX_IGU1_IER);
910 // IFX_REG_W32_MASK(1 << 17, 0, FFSM_CFG0);
926 // IFX_REG_W32_MASK(0, 1 << 17, FFSM_CFG0);