Lines Matching refs:IFX_REG_W32_MASK
320 IFX_REG_W32_MASK(0, 1 << ndev, MBOX_IGU1_IER);
334 IFX_REG_W32_MASK((1 << ndev) | (1 << (ndev + 16)), 0, MBOX_IGU1_IER);
376 IFX_REG_W32_MASK(0, 1 << ndev, MBOX_IGU1_ISRC);
380 IFX_REG_W32_MASK(0, 1 << ndev, MBOX_IGU1_IER);
410 IFX_REG_W32_MASK(0, 1 << (ndev + 16), MBOX_IGU1_ISRC);
411 IFX_REG_W32_MASK(0, 1 << (ndev + 16), MBOX_IGU1_IER);
525 IFX_REG_W32_MASK(1 << (ndev + 16), 0, MBOX_IGU1_IER);
684 IFX_REG_W32_MASK(1 << i, 0, MBOX_IGU1_IER);
695 IFX_REG_W32_MASK(1 << i, 0, MBOX_IGU1_IER);
744 IFX_REG_W32_MASK(0, 1 << arg, MBOX_IGU1_ISRC);
747 IFX_REG_W32_MASK(0, 1 << arg, MBOX_IGU1_IER);