sun4u/ml/mach_locore.s

259 	sethi	%hi(nwin_minus_one), %g2
260 	st	%g1, [%g2 + %lo(nwin_minus_one)]
262 	sethi	%hi(nwindows), %g2
263 	st	%g1, [%g2 + %lo(nwindows)]
265 	mov	-2, %g2
266 	sll	%g2, %g1, %g2
268 	st	%g2, [%g4 + %lo(winmask)]
274 	set	boot_tba, %g2
275 	stx	%g1, [%g2]
281 	set	T_SOFTWARE_TRAP | ST_MON_BREAKPOINT, %g2
282 	sll	%g2, 5, %g2
283 	or	%g1, %g2, %g1
284 	set	obp_bpt, %g2
286 	stx	%g3, [%g2]
287 	flush	%g2
289 	stx	%g3, [%g2 + 8]
290 	flush	%g2 + 8
292 	stx	%g3, [%g2 + 16]
293 	flush	%g2 + 16
295 	stx	%g3, [%g2 + 24]
296 	flush	%g2 + 24
302 	sub	%g1, SA(KFPUSIZE+GSR_SIZE), %g2
303 	and	%g2, 0x3f, %g3
304 	sub	%g2, %g3, %o1
317 	CPU_INDEX(%g2, %g1)
318 	sll	%g2, CPTRSHIFT, %g2		! convert cpuid to cpu[] offset
321 	stn	%o0, [%g1 + %g2]		! cpu[cpuid] = &cpu0
376  * 	%g2, %g3	args for handler
390  * 	func(struct regs *rp, uintptr_t arg1 [%g2], uintptr_t arg2 [%g3])
391  *	func(struct regs *rp, uintptr_t arg1 [%g2],
393  *	func(struct regs *rp, uint32_t arg1 [%g2.l],
394  *	    uint32_t arg2 [%g3.l], uint32_t arg3 [%g3.h], uint32_t [%g2.h])
471 	mov	%g2, %o1	! arg #1
474 	srlx	%g2, 32, %o4	! pseudo arg #4
660 	ldxa	[%g3]ASI_MMU_CTX, %g2
666         or      %g4, %g2, %g2                   ! Or in Nuc pgsz bits
669 	stxa	%g2, [%g3]ASI_MMU_CTX
689 	ldn	[%l7 + nPC_OFF], %g2
693 	wrpr	%g2, %tnpc
861 	ldn	[%l7 + nPC_OFF], %g2
865 	wrpr	%g2, %tnpc
1018 	mov	%g1, %g2
1022 	brnz	%g2, 1b
1023 	dec	%g2
1025 	mov	%g1, %g2
1028 	brnz	%g2, 2b
1029 	dec	%g2
1053 	clr	%g2
1058 	add	%g2, 1, %g2
1060 	sub	%g2, 1, %g2		! restore back to orig window
1061 	brnz	%g2, 2b
1096 	rdpr	%pstate, %g2
1097 	wrpr	%g2, PSTATE_IE, %pstate
1103 	wrpr	%g0, %g2, %pstate
1201  * %g2 broken
1211 	! Since we can afford only 2 registers (%g2 and %g3) for this job, we
1216 	GET_CPU_IMPL(%g2)
1217 	cmp	%g2, SPITFIRE_IMPL
1220 	sethi	%hi(dcache_size), %g2
1221 	ld	[%g2 + %lo(dcache_size)], %g2
1224 	sub	%g2, %g3, %g2
1225 0:	stxa	%g0, [%g2] ASI_DC_TAG
1227 	brnz,pt	%g2, 0b
1228 	  sub	%g2, %g3, %g2
1234 	CPU_PADDR(%g2, %g3);
1235 	add	%g2, CPU_PTL1, %g2		! pstate = &CPU->mcpu.ptl1_state
1240 	lduwa	[%g2 + PTL1_ENTRY_COUNT] %asi, %g3
1242 	stuwa	%g3, [%g2 + PTL1_ENTRY_COUNT] %asi
1250 	  add	%g2, PTL1_REGS, %g3		! %g3 = &pstate->ptl1_regs[0]
1259 	stxa	%g2, [%g3 + PTL1_G2] %asi
1349 	rdpr	%cwp, %g2			!
1350 	cmp	%g1, %g2			! saturation check
1380 	set	MMU_PCONTEXT, %g2
1386 	stxa	%g4, [%g2]ASI_MMU_CTX
1388 	stxa	%g0, [%g2]ASI_MMU_CTX
1480 	add	%g5, %g1, %g2
1481 	add	%g5, %g2, %g3
1540 	! %g2 and %g3 are used as scratch registers in ptl1_panic.
1543 	sethi	%hi(trap_freeze), %g2
1544 	st	%g3, [%g2 + %lo(trap_freeze)]
1550 	set	trap_freeze_pc, %g2
1551 	casn	[%g2], %g0, %g1