sun4/ml/interrupt.s

211 	ldn	[ls1 + IV_ARG2], %o1;					\
216 	set	_spurious, %o1;						\
349  *		%o1       = pointer to current intr_vec_t (iv) to be processed
541 	mov	%i0, %o1
551 	SERVE_INTR_PRE(%o1, %o2, %l1, %l3, %o4, %o5, %o3, %o0)
553 	! %o0 and %o1 are now available as scratch registers.
556 	SERVE_INTR(%o1, %o2, %l1, %l3, %o4, %o5, %o3, %o0)
576 	sethi	%hi(panic_quiesce), %o1
577 	ld	[%o1 + %lo(panic_quiesce)], %o1
578 	brnz,pn	%o1, 9f
585 	RD_CLOCK_TICK(%o1,%l2,%l3,__LINE__)
586 	sub	%o1, %o0, %l2			! l2 has interval
600 	movrz	%o3, %g0, %o1
601 	casx	[%o5], %o0, %o1
602 	cmp	%o0, %o1
618 	sllx	%l1, 4, %o1			! delay - PIL as byte offset
619 	add	%o1, CPU_MCPU, %o1		! CPU_INTRSTAT const too big
620 	add	%o1, MCPU_INTRSTAT, %o1		! add parts separately
621 	add	%o1, %o2, %o1
623 	ldx	[%o1], %o5			! old counter in o5
625  	stx	%o0, [%o1 + 8]			! store into intrstat[pil][1]
626 	casx	[%o1], %o5, %o0			! and into intrstat[pil][0]
632 	lduh	[%o2 + CPU_MSTATE], %o1
633 	sllx	%o1, 3, %o1
634 	add	%o1, CPU_INTRACCT, %o1
635 	add	%o1, %o2, %o1
637 	ldx	[%o1], %o5
639 	casx	[%o1], %o5, %o0
712 	SERVE_INTR_NEXT(%o1, %o2, %l1, %l3, %o4, %o5, %o3, %o0)
903  *		%o1       = pointer to current intr_vec_t (iv) to be processed
1041 	srl	%o4, 3, %o1			! Find interrupted PIL for panic
1042 	add	%o1, LOCK_LEVEL + 1, %o1
1145 	sethi	%hi(current_thread_wrong_pil), %o1
1147 	or	%o1, %lo(current_thread_wrong_pil), %o1
1164 	SERVE_INTR_PRE(%o1, %o3, %l2, %l3, %o4, %o5, %o2, %o0)
1166 	SERVE_INTR(%o1, %o3, %l2, %l3, %o4, %o5, %o2, %o0)
1170 	SERVE_INTR_NEXT(%o1, %o3, %l2, %l3, %o4, %o5, %o2, %o0)
1180 	sethi	%hi(cpc_level15_inum), %o1
1181 	ldx	[%o1 + %lo(cpc_level15_inum)], %o1 ! arg for intr_enqueue_req
1182 	brz	%o1, 3f
1517 	CPU_ADDR(%o1, %o2)
1519 	mov	%o1, %o0
1879  * %o1 - pointer to intr_vec_t (iv)
1895 	stn	%o1, [%g6 + %o0]	! make intr_vec_t (iv) as new tail
1912 	stn	%o1, [%g3]		! {%g5] = iv, set pil_next field
1918 	stn	%o1, [%g6 + %o0]	! cpu->m_cpu.intr_head[pil] = iv
1956 	set	_intr_flag_table, %o1
1958 	ldub	[%o1 + %o3], %o3		! load bit number
1964 	ldub	[%o1 + %o3], %o3
1969 	ldub	[%o1 + %o3], %o3
2024 	ldn	[%i2 + (9*GREGSIZE)], %o1
2046 	stn	%o1, [%i3 + STACK_BIAS + (9*GREGSIZE)]
2147 	rdpr	%pil, %o1
2148 	cmp	%o1, LOCK_LEVEL
2160 	ldub	[THREAD_REG + T_PIL], %o1		! delay
2161 	brnz,pt	%o1, 0f
2170 	ldx	[THREAD_REG + T_INTR_START], %o1
2171 	brnz,pt	%o1, 2f
2179 	! %o1 = pil
2187 	ldub	[THREAD_REG + T_PIL], %o1
2216 	sllx	%o1, 4, %o3
2228 	cmp	%o2, %o1			! of either our pil %o1 or
2229 	movl	%xcc, %o1, %o2			! cpu_base_spl.