Lines Matching refs:_n
94 #define E1000_RDFPCQ(_n) (0x02430 + (0x4 * (_n)))
103 #define E1000_RXCTL(_n) (0x0C014 + (0x40 * (_n)))
104 #define E1000_RQDPC(_n) (0x0C030 + (0x40 * (_n)))
110 * Note: "_n" is the queue number of the register to be written to.
115 #define E1000_RDBAL(_n) \
116 ((_n) < 4 ? (0x02800 + ((_n) * 0x100)) : (0x0C000 + ((_n) * 0x40)))
117 #define E1000_RDBAH(_n) \
118 ((_n) < 4 ? (0x02804 + ((_n) * 0x100)) : (0x0C004 + ((_n) * 0x40)))
119 #define E1000_RDLEN(_n) \
120 ((_n) < 4 ? (0x02808 + ((_n) * 0x100)) : (0x0C008 + ((_n) * 0x40)))
121 #define E1000_SRRCTL(_n) \
122 ((_n) < 4 ? (0x0280C + ((_n) * 0x100)) : (0x0C00C + ((_n) * 0x40)))
123 #define E1000_RDH(_n) \
124 ((_n) < 4 ? (0x02810 + ((_n) * 0x100)) : (0x0C010 + ((_n) * 0x40)))
125 #define E1000_RDT(_n) \
126 ((_n) < 4 ? (0x02818 + ((_n) * 0x100)) : (0x0C018 + ((_n) * 0x40)))
127 #define E1000_RXDCTL(_n) \
128 ((_n) < 4 ? (0x02828 + ((_n) * 0x100)) : (0x0C028 + ((_n) * 0x40)))
129 #define E1000_TDBAL(_n) \
130 ((_n) < 4 ? (0x03800 + ((_n) * 0x100)) : (0x0E000 + ((_n) * 0x40)))
131 #define E1000_TDBAH(_n) \
132 ((_n) < 4 ? (0x03804 + ((_n) * 0x100)) : (0x0E004 + ((_n) * 0x40)))
133 #define E1000_TDLEN(_n) \
134 ((_n) < 4 ? (0x03808 + ((_n) * 0x100)) : (0x0E008 + ((_n) * 0x40)))
135 #define E1000_TDH(_n) \
136 ((_n) < 4 ? (0x03810 + ((_n) * 0x100)) : (0x0E010 + ((_n) * 0x40)))
137 #define E1000_TDT(_n) \
138 ((_n) < 4 ? (0x03818 + ((_n) * 0x100)) : (0x0E018 + ((_n) * 0x40)))
139 #define E1000_TXDCTL(_n) \
140 ((_n) < 4 ? (0x03828 + ((_n) * 0x100)) : (0x0E028 + ((_n) * 0x40)))
141 #define E1000_TARC(_n) (0x03840 + (_n << 8))
142 #define E1000_DCA_TXCTRL(_n) (0x03814 + (_n << 8))
143 #define E1000_DCA_RXCTRL(_n) (0x02814 + (_n << 8))
144 #define E1000_TDWBAL(_n) \
145 ((_n) < 4 ? (0x03838 + ((_n) * 0x100)) : (0x0E038 + ((_n) * 0x40)))
146 #define E1000_TDWBAH(_n) \
147 ((_n) < 4 ? (0x0383C + ((_n) * 0x100)) : (0x0E03C + ((_n) * 0x40)))