Lines Matching refs:bytes
65 void *p_data, unsigned int bytes, bool read)
80 bytes);
83 bytes);
88 memcpy(p_data, pt, bytes);
90 memcpy(pt, p_data, bytes);
101 * @bytes: access data length
107 void *p_data, unsigned int bytes)
115 failsafe_emulate_mmio_rw(vgpu, pa, p_data, bytes, true);
122 if (drm_WARN_ON(&i915->drm, bytes > 8))
129 if (drm_WARN_ON(&i915->drm, bytes != 4 && bytes != 8))
132 !reg_is_gtt(gvt, offset + bytes - 1)))
136 p_data, bytes);
143 ret = intel_gvt_read_gpa(vgpu, pa, p_data, bytes);
147 if (drm_WARN_ON(&i915->drm, !reg_is_mmio(gvt, offset + bytes - 1)))
151 if (drm_WARN_ON(&i915->drm, !IS_ALIGNED(offset, bytes)))
155 ret = intel_vgpu_mmio_reg_rw(vgpu, offset, p_data, bytes, true);
165 offset, bytes);
176 * @bytes: access data length
182 void *p_data, unsigned int bytes)
190 failsafe_emulate_mmio_rw(vgpu, pa, p_data, bytes, false);
198 if (drm_WARN_ON(&i915->drm, bytes > 8))
205 if (drm_WARN_ON(&i915->drm, bytes != 4 && bytes != 8))
208 !reg_is_gtt(gvt, offset + bytes - 1)))
212 p_data, bytes);
219 ret = intel_gvt_write_gpa(vgpu, pa, p_data, bytes);
223 ret = intel_vgpu_mmio_reg_rw(vgpu, offset, p_data, bytes, false);
232 bytes);