dc/clk_mgr/clk_mgr.c

151 struct clk_mgr *dc_clk_mgr_create(struct dc_context *ctx, struct pp_smu_funcs *pp_smu, struct dccg *dccg)
153 	struct hw_asic_id asic_id = ctx->asic_id;
164 		dce60_clk_mgr_construct(ctx, clk_mgr);
165 		dce_clk_mgr_construct(ctx, clk_mgr);
177 		dce_clk_mgr_construct(ctx, clk_mgr);
187 		dce110_clk_mgr_construct(ctx, clk_mgr);
199 			dce_clk_mgr_construct(ctx, clk_mgr);
205 			dce112_clk_mgr_construct(ctx, clk_mgr);
209 			dce112_clk_mgr_construct(ctx, clk_mgr);
222 			dce121_clk_mgr_construct(ctx, clk_mgr);
224 			dce120_clk_mgr_construct(ctx, clk_mgr);
237 			rn_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
242 			rn_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
246 			rv2_clk_mgr_construct(ctx, clk_mgr, pp_smu);
251 			rv1_clk_mgr_construct(ctx, clk_mgr, pp_smu);
264 			dcn3_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
268 			dcn3_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
272 			dcn3_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
276 			dcn201_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
279 		dcn20_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
290 			vg_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
303 		dcn31_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
315 		dcn315_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
327 		dcn316_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
339 	    dcn32_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
352 		dcn314_clk_mgr_construct(ctx, clk_mgr, pp_smu, dccg);
371 	switch (clk_mgr_base->ctx->asic_id.chip_family) {
373 		if (ASICREV_IS_SIENNA_CICHLID_P(clk_mgr_base->ctx->asic_id.hw_internal_rev)) {
375 		} else if (ASICREV_IS_DIMGREY_CAVEFISH_P(clk_mgr_base->ctx->asic_id.hw_internal_rev)) {
378 		if (ASICREV_IS_BEIGE_GOBY_P(clk_mgr_base->ctx->asic_id.hw_internal_rev)) {
384 		if (ASICREV_IS_VANGOGH(clk_mgr_base->ctx->asic_id.hw_internal_rev))