Lines Matching refs:mtdcr
272 mtdcr(DCRN_PEGPL_REGBAH(PCIE0), 0x0000000c);
273 mtdcr(DCRN_PEGPL_REGBAL(PCIE0), 0x10000000);
274 mtdcr(DCRN_PEGPL_REGMSK(PCIE0), 0x00007001);
275 mtdcr(DCRN_PEGPL_SPECIAL(PCIE0), 0x68782800);
279 mtdcr(DCRN_PEGPL_REGBAH(PCIE1), 0x0000000c);
280 mtdcr(DCRN_PEGPL_REGBAL(PCIE1), 0x10001000);
281 mtdcr(DCRN_PEGPL_REGMSK(PCIE1), 0x00007001);
282 mtdcr(DCRN_PEGPL_SPECIAL(PCIE1), 0x68782800);
286 mtdcr(DCRN_PEGPL_REGBAH(PCIE2), 0x0000000c);
287 mtdcr(DCRN_PEGPL_REGBAL(PCIE2), 0x10002000);
288 mtdcr(DCRN_PEGPL_REGMSK(PCIE2), 0x00007001);
289 mtdcr(DCRN_PEGPL_SPECIAL(PCIE2), 0x68782800);
316 mtdcr(DCRN_PEGPL_CFGBAH(PCIE0), 0x0000000c);
317 mtdcr(DCRN_PEGPL_CFGBAL(PCIE0), 0x40000000);
318 mtdcr(DCRN_PEGPL_CFGMSK(PCIE0), 0xe0000001); /* 512MB region, valid */
322 mtdcr(DCRN_PEGPL_CFGBAH(PCIE1), 0x0000000c);
323 mtdcr(DCRN_PEGPL_CFGBAL(PCIE1), 0x80000000);
324 mtdcr(DCRN_PEGPL_CFGMSK(PCIE1), 0xe0000001); /* 512MB region, valid */
328 mtdcr(DCRN_PEGPL_CFGBAH(PCIE2), 0x0000000c);
329 mtdcr(DCRN_PEGPL_CFGBAL(PCIE2), 0xc0000000);
330 mtdcr(DCRN_PEGPL_CFGMSK(PCIE2), 0xe0000001); /* 512MB region, valid */
390 mtdcr(DCRN_PEGPL_OMR1BAH(PCIE0), 0x0000000d);
391 mtdcr(DCRN_PEGPL_OMR1BAL(PCIE0), hose->mem_space.start);
392 mtdcr(DCRN_PEGPL_OMR1MSKH(PCIE0), 0x7fffffff);
393 mtdcr(DCRN_PEGPL_OMR1MSKL(PCIE0),
397 mtdcr(DCRN_PEGPL_OMR1BAH(PCIE1), 0x0000000d);
398 mtdcr(DCRN_PEGPL_OMR1BAL(PCIE1), hose->mem_space.start);
399 mtdcr(DCRN_PEGPL_OMR1MSKH(PCIE1), 0x7fffffff);
400 mtdcr(DCRN_PEGPL_OMR1MSKL(PCIE1),
405 mtdcr(DCRN_PEGPL_OMR1BAH(PCIE2), 0x0000000d);
406 mtdcr(DCRN_PEGPL_OMR1BAL(PCIE2), hose->mem_space.start);
407 mtdcr(DCRN_PEGPL_OMR1MSKH(PCIE2), 0x7fffffff);
408 mtdcr(DCRN_PEGPL_OMR1MSKL(PCIE2),